一个关于CMOS晶体管的问题

liutao4343

这是CMOS晶体管在保持总栅宽W=1.5um*8不变的条件下，改变finger number（NF）和并联个数（M）时，仿真出来的静态漏极电流（Id）和跨导（gm）。所有仿真都是在相同的VGG和VDD下进行的。

问题是：对于每一个表格（每个表格的L相同）而言，明明总的宽长比W/L是没有变的，为啥NF越大，Id和gm会越大呢？

zaimang101

shared source/drain may increase the effect VDS. may be ...

liutao4343

zaimang101 发表于 2020-8-15 08:51
shared source/drain may increase the effect VDS. may be ...

That does make sense.

老尤皮

改变NF和M会对管子的阈值电压有影响

liutao4343

老尤皮 发表于 2020-8-15 10:40
改变NF和M会对管子的阈值电压有影响

为啥呢？能解释下吗大神。

tcxgehao

涉及到工艺相关的问题，由于掺杂（RDF）和版图位置效应（LPE)以及CMP等因素的不确定性，周遭物理形成环境会造成器件性能涨落，比如多finger的器件每个晶体管的阈值电压也会有所不同。其次M数和Finger数是两种版图结构，版图周长也会带来器件性能的影响。

liutao4343

tcxgehao 发表于 2020-8-15 11:58
涉及到工艺相关的问题，由于掺杂（RDF）和版图位置效应（LPE)以及CMP等因素的不确定性，周遭物理形成环境会 ...

嗖嘎！

zwtang

liutao4343 发表于 2020-8-15 12:39
嗖嘎！

没有进一步的结论和想法吗？你比较的目的就只是找到原因吗？
这种现象，对于模拟电路设计有哪些指导意义呢？

zwtang
2020/8/15

unix_amr

感谢

ol0930

Mark一下。

1、（以下仅为直观想象：）MOS总的尺寸不变，采用finger后，L_eff/L_total不变，Weff/W_total变小，总的宽长比感觉应该减小，但是跟LZ的结果对不上···
2、（）跟6楼部分说法对应）最近做55nm 6VMOS管gmId仿真的结果：Vth随L增大而变小（L大于一定值之后），随W增大而增大，随L的变化率大于随W变化率。