LDO设计中的一个问题

acging

十有八九是dc工作点的问题

虎大王

也许会想 发表于 2020-8-16 16:22
功率管的Vgs取决于负载电流的大小，VDD升高，栅极电压也会升高的，不要因果倒置哦！我默认的是PMOS功率管 ...

你视力不好还是怎么的。我哪里说VGS变大了？？真是菜的不行，看都看不懂我说的东西。

也许会想

虎大王 发表于 2020-8-19 12:37
你视力不好还是怎么的。我哪里说VGS变大了？？真是菜的不行，看都看不懂我说的东西。
...

算了吧，我口误了，你说的是Vgs变小，VDD升高，VDS变大，难道仅仅因为沟长调制会到导致vgs变小一大截？最终导致电路偏离线性区？

虎大王

也许会想 发表于 2020-8-22 14:34
算了吧，我口误了，你说的是Vgs变小，VDD升高，VDS变大，难道仅仅因为沟长调制会到导致vgs变小一大截？最 ...

真是菜,又在误解我说的话.他LDO环路应该是稳定的，输出电压是固定不变的，现在电源电压变大了，是不是VDS 变大了。假设此时负载为重载，输出功率管原本处于饱和区（有些时候，处于亚阈值区 ） ，现在VDS变大，ID不变，根据饱和区电流公式， VGS 是不是只有减小才能满足。至于减小的程度，则得看VDS到底增大了多少。但根据他仿真psr的结果来看，毫无疑问，低频环路增益变低，因此必有一个器件进入线性区，倘若功率管不在线性区，意味着前级进入线性区的概率更低。因为前级基本上是一个高阻输出，功率管VG的变化对前级状态影响很小。综上，大概率功率管进入线性区了。至于一票回答说什么工作点不正常，这简直就是没用的废话。
什么模块有些奇怪地方，都可以来一句，工作点不正常。。。。。

anthonywxz

无意冒犯，我遇到了同样的问题，只不过是在2.5V电压下PSRR最好，升高或者降低电源电压（1.9~3.3），PSRR都会降低，最大降低40dB+。电路是个三级，第一级是cascode的差分对，第二级是共源放大器，第三级是PMOS调整管。已经仿了一下电压下管子的工作状态，结果是所有管子的工作状态都不跟随电源电压变化，所以现在不知道再从哪下手找原因了，求大神指导~