采用bang-bang PD 的CDR电路计中的几个问题

lizhengxuan

想请教如下几个问题Q1:在无输入抖动的理想情况下，bang-bangPD的增益是0吗 ？个人理解是对于任意一个输入相位差，其输出均为恒定值，所以增益为0，不知这样理解对不对？

Q2：bang-bang PD的频率捕获范围为什么很小？BBPD的频率捕获范围与哪些参数有关？
Q3：在考虑输入抖动的情况下，比如对输入数据抖动采用高斯分布近似，应该可以得到一个等效的KPD，大概是后面这个式子：
     问题是：对于确定高斯分布的σ，在输入相位差不同的情况下，增益都可以用这个式子表示吗（即KPD不变）？
                 整个CDR的传递函数能不能像PLL一样，写成  H（s）=1/（σ*√2pi）*Icp*R*KVCO？（以下面的结构框图为例）

Q4：下面这幅图是我计划做的一个基于PLL架构的全速率CDR结构框图
问题是：有几个前辈指出这个LPF中的C2不应该加，说会引起jitter peaking。不是很清楚这个C2会产生什么影响，我加C2是出于滤波考虑（参照PLL）。

实验室没做过CDR方向，没有领路人 全靠自学，个人理解能力有限，希望能有前辈批评指正！感激不尽！！！
新人资产不多，300信元聊表心意！还希望有前辈能耐心解答！

远上寒杉

尝试回答一下：

1. 在无输入抖动的理想情况下，bang-bangPD的增益是0吗 ？
当BBPD的输入没有抖动时，其传递函数相当于sign函数，它是不可导的，也就不好谈增益是多少了。

2. bang-bang PD的频率捕获范围为什么很小？BBPD的频率捕获范围与哪些参数有关？
BBPD只能鉴相，不能鉴频，可以类比成PLL中的XOR鉴相器。频率捕获范围与环路带宽正相关。

3. 对于确定高斯分布的σ，在输入相位差不同的情况下，增益都可以用这个式子表示吗（即KPD不变）？
实际上KPD在不同的phase error时是不同的，你可以根据原理描出一条“PD平均输出”-“输入稳定相位误差”的曲线，对其求导就是BBPD的增益，这是一条类似高斯分布的曲线，在计算环路时取一个范围的平均值。

4. LPF中的C2不应该加，说会引起jitter peaking。
对于CDR来说，Jtol（jitter tolerance）是一项很重要的参数。如果相位裕度过小，CDR环路增益会出现peaking，相当于在这个频点放大了输入的jitter，导致这个频点的Jtol严重恶化。C1/C2决定了零极点的位置关系，在CDR中希望C1/C2越大越好，因此不会刻意放C2。

我的理解还不深，如果答错请海涵。

lynker

帮顶一下，可以给一下PPT的出处么？

阿彩

是因为二阶环路滤波导致稳定性下降了吗

lizhengxuan

lynker 发表于 2020-8-11 15:48
帮顶一下，可以给一下PPT的出处么？

你好，BBPD建模来自这篇PPT

lizhengxuan

阿彩 发表于 2020-8-11 15:59
是因为二阶环路滤波导致稳定性下降了吗

个人感觉只要二阶LPF中的并联电容取值合适，不会对稳定性有很大的影响。之前的前辈说出于jitter peaking考虑，这里不能加这个并联电容。可惜自己水平有限 没能理解原因。

lizhengxuan

一半的身家赌在这个帖子上了，希望多些讨论，谢谢

lizhengxuan

顶一下

lizhengxuan

顶一下，别让这300信元打了水漂

lynker

lizhengxuan 发表于 2020-8-11 16:21
你好，BBPD建模来自这篇PPT

多谢，继续顶