ams仿真

littleannie · 发表于 2020-8-10 11:13:52

您需要登录才可以下载或查看，没有账号？注册

x

请问各位DX，怎么在AMS仿真时，调用由verilog编写的数字电路部分的testbench来进行仿真呢?
非常感谢。

miracle_zhang · 发表于 2020-8-10 14:55:56

要把verilog部分做成cell和symbol，然后就可以模块化直接调用

amodaman · 发表于 2020-8-10 15:30:25

Cadence 中AMS仿真是由模拟数据库作为入口的，所以如果要想包含数字部分的话，不管是DUT还是Testbench，都需要为数字这部分创建一个模拟数据库的Symbol就可以。由Config view开始可以找到数字这部分的verilog代码，读入ncvlog, 或者新版的xmvlog.

艾可蕾尔 · 发表于 2020-8-10 15:30:29

要在代码里面出引脚然后create成symbol，然后就调用，在config里面把他选为Verilog

[求助] ams仿真