在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3506|回复: 9

[求助] 芯片是否可以合封一个电容?

[复制链接]
发表于 2020-8-4 08:58:39 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
芯片缺少一个10nF的外部电容,是否有方法通过封装解决?
发表于 2020-8-4 09:28:02 | 显示全部楼层
这个问的没头没尾的,据我所知die和电容/电感可以封装在一起,具体情况要问封测厂
发表于 2020-8-4 09:45:12 | 显示全部楼层


isaka 发表于 2020-8-4 09:28
这个问的没头没尾的,据我所知die和电容/电感可以封装在一起,具体情况要问封测厂 ...


是的,没头没尾
发表于 2020-8-26 23:41:15 | 显示全部楼层
只要你封装空间够,可以打线,就可以找封装厂做
发表于 2021-1-23 18:52:58 | 显示全部楼层
完全可以,取决于你的基板size,我司有大量产品是Die与cap或者Inductor
发表于 2021-5-19 10:19:49 | 显示全部楼层


Cruisers 发表于 2021-1-23 18:52
完全可以,取决于你的基板size,我司有大量产品是Die与cap或者Inductor


会不会有风险,比如良率问题,一颗cap  或 inductor 毁了一颗ic
发表于 2021-5-19 16:44:13 | 显示全部楼层
肯定会有良品率的问题啦,封装是可以做的,理论上是没有问题,要做详细技术交流才知道你的要求
发表于 2021-5-19 21:36:29 | 显示全部楼层


rvisk 发表于 2021-5-19 10:19
会不会有风险,比如良率问题,一颗cap  或 inductor 毁了一颗ic


当然会有yield loss的问题,我们会专门针对cap和inductor添加相应的测试项,例如它们的容值,感值,DCR测试等等。。
不过从目前来看,因为cap或者Inductor导致的比较大占比的yield loss我还没遇到过(测试基数为几百K)
发表于 2021-5-19 21:39:09 | 显示全部楼层


Cruisers 发表于 2021-5-19 21:36
当然会有yield loss的问题,我们会专门针对cap和inductor添加相应的测试项,例如它们的容值,感值,DCR测 ...


by the way,主要的问题还是来自于可靠性方面的风险,从我目前接触的产品来看,因为这些component的加入,他们相对于原先没加入Component的时候,在做相关的package qual测试的时候,更加容易导致fail. 比如AC96/168,Pre-condition等等,都有出现过各种各样的fail.
发表于 2021-7-8 17:50:17 | 显示全部楼层
你这个不就是SIP封装吗,国内的存大厂都能做了,长电,华天,通富,甬矽。PA里面好多电容电阻的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 06:31 , Processed in 0.024947 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表