请教使用tesssent做mbist的问题

pigolo

hi 各位DFT大侠，有个问题请教一下：
    在用tessent shell flow去做mbist的时候 需要读入tessent cell  lib，请问这个tessent cell lib是怎么产生的？
    我手里有之前tessent lv  flow的 脚本，其中吃库的时候主要有两种：1： std cell  仿真库， 2：另外一个库的格式是下面格式的：
    我不知道这个格式的库是否就是tessent cell lib格式，然后这个格式的库是怎么来的 ？如果这个格式不是所谓的tessent cell lib，
   那么tessent cell lib是什么样的？怎么产生？  有知道的大侠帮忙解答一下，多谢
    PadLibrary(xxxxx）
    cell (PBIDIR_33_33_FS_DR) {
        pin(Y)   {function: fromPad; }
        pin(PAD) {function: padIO; }
        pin(A)   {function: toPad; }
        pin(OE) { function: EnableHigh; }
        // pin(IE) { function: EnableHigh; }
    }
    cell (PI2C_33_50_T_DR) {
        pin(Y)   {function: fromPad; }
        pin(PAD) {function: padIO; }
        pin(A)   {function: toPad; }
        pin(OE) { function: EnableHigh; }
        // pin(IE) { function: EnableHigh; }
    }
    cell (HS_PBIDIR_33_33_FS_DR) {
        pin(Y)   {function: fromPad; }
        pin(PAD) {function: padIO; }
        pin(A)   {function: toPad; }
        pin(OE) { function: EnableHigh; }
        // pin(IE) { function: EnableHigh; }
    }
    Multiplexer (SVN_MUX2_1) {
        port(D0) : Input0;
        port(D1) : Input1;
        port(S)  : Select;
        port(X)  : Output;
    }
    PipeliningFlop(SVN_FSDPRBQ_D_1) {
        port(D) : Input;
        port(Q)  : Output;
        port(CK) : Clock;
    }
    And2(SVN_AN2_2) {
        port(A1) : Input;
        port(A2) : Input;
        port(X) : Output;
    }
    Or2(SVN_OR2_2) {
        port(A1) : Input;
        port(A2) : Input;
        port(X) : Output;
    }
    Inverter(SVN_INV_2) {
        port(A) : Input;
        port(X) : Output;
    }
   ClockEnableBuffer(SVN_BUF_16) {
        port(A) : Input;
        port(X) : Output;
    }
  // This wrapper is mandatory starting with release 6.0
  // a special mux should be used to gate the fucntional clock
  // Typically  layed-out/optimized for that purpose
  // Here , these is no such specialized cell so we choose one
  // arbitrarly
  CellsToUseOnFunctionalClockPaths {
    // ClockMultiplexer (SVN_MUXI2_S_2) {
    ClockMultiplexer (SVN_MUX2_1) {
        port(D0) : Input0;
        port(D1) : Input1;
        port(S)  : Select;
        port(X)  : Output;
    }
    ClockBuffer (SVN_BUF_S_2) {
            port (A)          : input;
            port (X)          : output;
          }
    ClockAnd (SVN_AN2_S_2) {
        port(A1) : Input;
        port(A2) : Input;
        port(X) : Output;
     }
    ClockOr (SVN_OR2_2) {
        port(A1) : Input;
        port(A2) : Input;
        port(X) : Output;
   }
    // ClockInverter mandatory beginnging with 7.0PreProd
    ClockInverter (SVN_INV_S_2) {
        port(A) : Input;
        port(X) : Output;
    }
  }
  Buffer (SVN_BUF_2) {
        Port(A) : Input;
        Port(X) : Output;
  }

}

zhiwenhao

请问楼主这个问题是怎么解决的？可以麻烦解答下么