宽输入的LDO

kidd_han · 发表于 2020-7-31 16:34:02

maxinyi 发表于 2020-7-31 11:55
就是说只要VGS VDS没有超过5V就可以吗，就算源端接了40V的电位

对这几个MOS是这样的，但它们必须是高压井隔离出来的MOS，这样对衬底的耐压由高压井承受，内部的drain，souce被隔离，看不到对衬底的结，不会击穿。正确的做法是弄清楚器件的结构，把器件的每一个结的耐压确定。

maxinyi · 发表于 2020-7-31 17:23:44

kidd_han 发表于 2020-7-31 16:34
对这几个MOS是这样的，但它们必须是高压井隔离出来的MOS，这样对衬底的耐压由高压井承受，内部的drain，s ...

那应该怎么做才能是高压阱隔离的MOS管呢，用deep nwell的管子吗

kidd_han · 发表于 2020-7-31 17:40:39

查工艺文档，一般是deepn或者nbl

microE1Ectronic · 发表于 2021-12-27 10:37:40

问下楼主你这个的输入范围是多少？

guan_messi · 发表于 2022-7-27 15:36:19

参考paper楼主可以分享一下吗

luodennis · 发表于 2022-12-20 15:21:26

楼主能分享一下这篇paper吗？

[求助] 宽输入的LDO