关于poly电阻（tsmc工艺）

cc921008

关于tsmc工艺库的电阻有个疑问，请教熟悉Device的小伙伴们
Poly resistor. tsmc .18 bcd提供1k和3k的poly resistor。其中3k的模型中有个2端口的模型，和一个3端口的模型。layout显示3端口的模型中多了一层nwell。Design manual中说“For the poly resistors, the capacitance of poly to filed oxide (STI) is also taken into account in this 3T-resistor macro model” and “The equivalent circuitry is similar to that of diffused/ ion-implanted resistors. The capacitance is distributed into five pieces to model the AC effect of poly resistors.”
所以我感觉3k3端口模型是这样子的。STI在下面，上面通过5个cap连到poly上。

然后我的问题
1. 它的耐压是多少。它是属于1.8V/5V的device，是指1端到2端的耐压是1.8/5V么？如果没有pn结的话3端对1,2端的耐压应该也是1.8V/5V么？
（我现在做法是把3端接到1或2中电压高的一侧不知有没有问题。。）
2. 1端或2端能不能接到高压上（能不能floating），例如70V，同时保持1和2之间电压差在5V，这样电阻耐压有没有问题呢？因为还有一种HV电阻，像HVNW电阻。如果最高电位是70V选个（1和2两端）耐70V的HVNW电阻应该就可以。但它的温度特性差。所以我想知道Poly电阻可不可以floating。
（我想的是poly电阻没有sub，是不是就可以接个高压只要保证流过电阻两端的电压差在5V以内就可以了。。）

感谢感谢！！

hx123

1，你这个1.8/5V指的应该是POLY（1，2）与下面NW（3）之间的耐压吧。这个NW一般直接接电阻两端（1，2）中的高电位，这种情况也可以说是port(1，2)之间的耐压了。
2，POLY电阻接高压要看你POLY下面HVNW与Psub之间抗不抗的住70V了。

=》其实POLY电阻耐压可以这样看：两端的耐压（即电阻长度）也可以看POLY能承受的电流与栅氧层耐压；是否可以接在高压环境要 iso Well与sub的耐压

cc921008

明白了！感谢回复。 还有个疑问，我之前看poly电阻有哪些层，用到的这个rppolyhri3k_dis电阻写的没有HVNW这层。是不是指对于poly电阻HVNW这层加与不加是layout决定，不是SPICE模型默认的，所以才写的没有呢？我自己layout加一层HVNW加一圈N+ iso70的就可以接高压了吧~谢谢！

470581030

重复了，不好意思

470581030

poly下面加hvnw只是影响了电阻耐压，并不影响方块阻值。poly下面有n的电阻工艺文件中会有电阻两端的击穿电压，体区到n的击穿电压，n到sub 的击穿电压，体区到sub的击穿电压。下面的n个人觉得好像接高还是低没有区别吧，有没有前辈指点下，分享下经验？

hx123

cc921008 发表于 2020-8-3 09:18
明白了！感谢回复。 还有个疑问，我之前看poly电阻有哪些层，用到的这个rppolyhri3k_dis电阻写的没有HVNW这 ...

是的。（不过POLY是否需要画在隔离环内不该是设计考虑的吗）

xinleiye

hx123 发表于 2020-7-29 07:49
1，你这个1.8/5V指的应该是POLY（1，2）与下面NW（3）之间的耐压吧。这个NW一般直接接电阻两端（1，2）中的 ...

大佬，为什么当电阻长度小时，仿真会报warning说电阻耐压不够5V呢

y_potato

您好，换句话说，是否是两端的电阻模型不包含多晶硅到场氧的寄生电容，三端的电阻模型才包含寄生电容。

FlyingPig2

y_potato 发表于 2022-4-15 15:59
您好，换句话说，是否是两端的电阻模型不包含多晶硅到场氧的寄生电容，三端的电阻模型才包含寄生电容。 ...

你可以看一下model文件。我的理解是的确是这样子的