全差分输出问题求助

leewisp · 发表于 2020-7-23 15:05:37

本帖最后由 leewisp 于 2020-7-23 15:26 编辑

行三米发表于 2020-7-23 14:58
帅哥，挂上比较器会有Miller效应哦，不能只看Cgg，Cgs起更大作用。

所以应该是Cgd影响更大把？相当于在全差分负载上挂了一个Cgd x Aov的负载，这样才是实际差分工作的状态是这样吗

如果是这样的话，比较器的开环增益非常大的。。。
前面的差分得重新设计，因为负载一下子大了很多倍呀，现在至少得几十pF。有没有什么办法能解决这个问题么？

行三米 · 发表于 2020-7-23 15:38:52

对啊，就是这个意思。你可以降低信号频率验证，或者直接看看-3dB带宽是不是很窄。
解决办法你得根据要求搞哦！

leewisp · 发表于 2020-7-23 15:58:35

行三米发表于 2020-7-23 15:38
对啊，就是这个意思。你可以降低信号频率验证，或者直接看看-3dB带宽是不是很窄。
解决办法你得根据要求搞 ...

太感谢啦，就是这个问题！！！

fightshan · 发表于 2020-7-23 17:12:06

leewisp 发表于 2020-7-23 14:44
我是65nm的，是会有nA级的漏电，但是我在负载只挂电容的时候已经验证了没有问题了，只是负载接上比较器之 ...

你电容是对地挂的么，图上电容另一端悬空啊。

[求助] 全差分输出问题求助