通过Cadence中的Eye Diagram眼图仿真可以看设计的PLL的时钟抖动吗？

lynker · 发表于 2022-3-10 23:44:51

有相位积累，微弱的频差就会产生。所以仿真时间越久看到的眼图jitter就越大

菜菜CC · 发表于 2023-10-10 22:12:06

这个这个眼图算出来的是什么Jitter呢？RMS Jitter还是PkP?

koudoushini · 发表于 2023-11-7 10:53:25

wwy66 发表于 2021-12-3 21:32
eye period应该是你的频率周期，越准确越好。然后你在设置start time到stop time之间的差值应该为你频率周 ...

clock period设置多少

w453 · 发表于 2023-11-7 23:08:52

插眼，后续思考一下

浩瀚—yh · 发表于 2024-9-25 13:56:03

victor0o0 发表于 2020-7-17 14:56
你这是没搞清楚眼图的原理啊。。眼图周期都没选对，怎么看jitter呢

他这个眼图周期取多大呢？

zhengzih · 发表于 2024-9-25 14:10:56

学到了，mark一下

yangleiqiang · 发表于 2024-9-25 16:07:43

确实会一直变，频率抖动是瞬时概念，你逐步改变周期值，眼图的抖动会由粗变细再变粗，最细的时候就是眼图实验观测到的平均周期值，抖动积累就那个值，而且观测周期越多越粗

吃花椒的喵酱 · 发表于 2024-11-6 11:25:33

zhwchaser 发表于 2020-7-21 12:25
首先，不准确的讲，VCO的频率是无法精确测出来的，因为不是固定频率Fref * N这种形式；
VCO应该只能测出来p ...

正解！帮忙了！另外，三种cross type分别代表什么含义呢？

zhwchaser · 发表于 2024-12-24 15:03:18

吃花椒的喵酱发表于 2024-11-6 11:25
正解！帮忙了！另外，三种cross type分别代表什么含义呢？

如果是看开环的clock的period jitter/1 cycle jitter，那么就选external(edge)，然后signal选择你想要plot的clock信号就行了；这种方法你可以理解为用CDR的方式来把clock lock住；

zhwchaser · 发表于 2024-12-24 15:04:10

菜菜CC 发表于 2023-10-10 22:12
这个这个眼图算出来的是什么Jitter呢？RMS Jitter还是PkP?

peak to peak

[讨论] 通过Cadence中的Eye Diagram眼图仿真可以看设计的PLL的时钟抖动吗？