通过Cadence中的Eye Diagram眼图仿真可以看设计的PLL的时钟抖动吗？

lynker · 发表于 2022-3-10 23:44:51

有相位积累，微弱的频差就会产生。所以仿真时间越久看到的眼图jitter就越大

菜菜CC · 发表于 2023-10-10 22:12:06

这个这个眼图算出来的是什么Jitter呢？RMS Jitter还是PkP?

koudoushini · 发表于 2023-11-7 10:53:25

wwy66 发表于 2021-12-3 21:32
eye period应该是你的频率周期，越准确越好。然后你在设置start time到stop time之间的差值应该为你频率周 ...

clock period设置多少

w453 · 发表于 2023-11-7 23:08:52

插眼，后续思考一下

[讨论] 通过Cadence中的Eye Diagram眼图仿真可以看设计的PLL的时钟抖动吗？