在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1469|回复: 2

[原创] 请教CMOS运放并联问题

[复制链接]
发表于 2020-7-14 08:02:26 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大神,

问一个问题,请多指教。

如果几百上千个运放并联,那运放的Bias电路是只用一个还是要用多个Biasing电路?

如果Biasing电路只连接运放的 Gate,应该不消耗多少电流。

有设计规则吗?

大神们

发表于 2020-7-14 08:38:16 | 显示全部楼层
如果只有几个运放 应该可以用一个的 如果你是几千个 那么中间肯定得加点buffer 一般很少用多个biasing,这样bias带来的不匹配可能会有影响
 楼主| 发表于 2020-7-14 10:03:34 | 显示全部楼层


xuwenwei 发表于 2020-7-14 08:38
如果只有几个运放 应该可以用一个的 如果你是几千个 那么中间肯定得加点buffer 一般很少用多个biasing,这 ...


谢谢回答
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-19 08:49 , Processed in 0.014842 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表