在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2164|回复: 2

[原创] 画完版图drc检查出现LAT.3N或者LAT.3P错误

[复制链接]
发表于 2020-7-2 20:09:08 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
P-well pickup OD to NMOS space > 30um。出现这种情况,多半是你没有加衬底,或者衬底离diff扩散区太远,超过了30um。解决办法:按O添加通孔,选择M1_NWELL(PMOS衬底)或M1_SUB(NMOS衬底),设置好通孔行数或者列数,然后就近放在你的版图中就ok了。
发表于 2024-7-11 17:27:26 | 显示全部楼层
以为是提问贴,原来答疑解惑贴
发表于 2024-7-11 18:16:14 | 显示全部楼层
我有个疑问 ,为什么别人说P管 虽然离 nwell n-tap 超过30 um  但可以忽略这个 DRC提示,是对的吗 ?只有N管才要注意latch up?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 20:02 , Processed in 0.015323 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表