设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 关于vivado源同步、中心对齐、ddr模式，时序约束的疑惑 ...

12 / 2 页下一页

发新帖

查看: 4027|回复: 11

[求助] 关于vivado源同步、中心对齐、ddr模式，时序约束的疑惑

发表于 2020-6-29 19:43:08 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

上面几张图，描述有问题吧，对于上升沿采样的数据， -max应该是采样周期（T/2）减去上升沿之前有效窗口dv_bre，-min应该为下降沿之后有效窗口dv_afe吧，和上图中描述不一样。

回复

楼主| 发表于 2020-6-29 19:44:24 | 显示全部楼层

有没有大佬来解释一下啊，感觉好晕？

EETOP创芯人才网职位发布入口

回复支持反对

楼主| 发表于 2020-6-30 09:57:43 | 显示全部楼层

顶一顶，让大佬看到。

回复支持反对

发表于 2020-6-30 17:11:23 | 显示全部楼层

需要明白在input/output 约束时，-max t0, -min t1。这个地方的t0/t1是芯片外部逻辑（走线）的延时，不是你自己芯片内部的延时。然后再慢慢推导吧。

推荐一个不错的数字IC/FPGA前段设计深度入门课：
https://ke.qq.com/course/package/24207

回复支持反对

发表于 2020-7-2 17:45:13 | 显示全部楼层

上图的描述是正确的。input_delay的约束是针对的launch边沿来讲的，那么对于上升沿的约束，也就是说，上升沿是launch edge，下降沿是latch edge。然后你在理解一下子。

EETOP创芯人才网简历投递入口

回复支持反对

楼主| 发表于 2020-7-3 08:59:30 | 显示全部楼层

单行路发表于 2020-7-2 17:45
上图的描述是正确的。input_delay的约束是针对的launch边沿来讲的，那么对于上升沿的约束，也就是说，上升 ...

你这么一说我就明白了，之前一直把上升沿约束当做捕获沿了，谢谢！

EETOP创芯人才网职位发布入口

回复支持反对

楼主| 发表于 2020-7-3 09:00:47 | 显示全部楼层

单行路发表于 2020-7-2 17:45
上图的描述是正确的。input_delay的约束是针对的launch边沿来讲的，那么对于上升沿的约束，也就是说，上升 ...

你这么一说我就明白了，之前上升沿约束，一直把上升沿当捕获沿了，谢谢！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-7-4 13:23:38 | 显示全部楼层

能能帮你解决你的疑惑，比解决一个bug还有成就感

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2020-7-22 20:21:01 | 显示全部楼层

单行路发表于 2020-7-4 13:23
能能帮你解决你的疑惑，比解决一个bug还有成就感

谢谢带佬解惑！！以前一直不明白这个地方！！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2022-2-9 11:23:21 | 显示全部楼层

我也想看一下这本书，能不能共享，发书名也可以，多谢了

回复支持反对

12 / 2 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-23 06:00 , Processed in 0.024271 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表