在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5689|回复: 10

[讨论] 全差分共模抑制比

[复制链接]
发表于 2020-6-27 11:10:37 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
全差分电路的共模抑制比按照razavi书上的说法为ADM/ACM-DM的绝对值,即在仿真的时候将两个输入端短接加共模小信号,测差分输出的增益,由此得到ACM-DM,再与ADM运算得到共模抑制比。本人按照此方法测得的ACM-DM结果十分诡异,不知大家有无遇到这种情况。下图分别为电路图,差分输出波特图,vout1的波特图。
MOS_DIODE.png
ACM.bmp
ACM2.bmp
 楼主| 发表于 2020-6-27 18:54:29 | 显示全部楼层
有大佬帮我看看吗
发表于 2020-6-27 20:04:26 | 显示全部楼层
不懂,帮顶了,大佬来了帮看看。
发表于 2020-6-27 20:50:37 | 显示全部楼层
电路没加失配,全差分的CMRR理论上可以仿到正无穷
发表于 2021-7-6 13:44:30 | 显示全部楼层
全差分运放的仿共模抑制比的时候,输出点一根输出线网即可,不用做差分
发表于 2021-10-21 16:44:24 | 显示全部楼层
原来如此,全差分理论上我的理解就是共模抑制比无穷大,毕竟对称的,差分输出增益一样,一减就没了!
怎么加失配呢?5楼似乎有些道理!
发表于 2021-11-16 12:16:55 | 显示全部楼层
这是何乐年书上的关于CMRR的仿真原理图,反相端加1V交流跟输出相连,输入加共模电压和1V交流,AC仿真的结果就直接是共模抑制比了,而不需要分别求解共模和差模。
仿真结果 image.png
image.png
发表于 2022-3-27 14:42:52 | 显示全部楼层
时隔一段时间又回来了。全差分运放看共模增益要看单端的!
发表于 2022-10-20 14:49:31 | 显示全部楼层
学到了
发表于 2023-8-31 17:53:15 | 显示全部楼层
为啥看单端呢,全差分运放的输出是正负相减,光看单端真的有意义么?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:34 , Processed in 0.030419 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表