在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7957|回复: 7

[原创] SAR ADC 设计; DAC电容阵列分段; 桥接电容 补偿电容大小如何确定

[复制链接]
发表于 2020-6-22 17:39:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 墨丹青 于 2020-6-23 08:42 编辑

有人知道电荷再分配型SAR ADC中 DAC电容阵列分段后的桥接电容和补偿电容该怎么确定吗?比如说一个16位的三段DAC该怎么分段,桥接电容和补偿电容又怎么确定,有好的分段方案吗?

发表于 2020-7-3 15:06:16 | 显示全部楼层
参考李福乐的
发表于 2020-7-3 15:38:44 | 显示全部楼层
设低段有N个bit,   寄生电容cp,   桥接电容 cs, 单位电容C
2^N*C*cs/(2^N*C+cp+cs)=C
cs=(2^N*C+cp)/(2^N-1)

理想情况,cp=0.   cs=2^N/(2^N-1)*C
发表于 2020-7-4 16:36:25 | 显示全部楼层
为啥要三段呢。两段就行了 16位还得保证KT/C热噪声啊
发表于 2022-10-10 09:39:21 | 显示全部楼层
学习学习
发表于 2022-10-10 16:39:51 | 显示全部楼层
学习学习
发表于 2022-11-2 13:59:37 | 显示全部楼层
发表于 2022-11-2 22:13:21 | 显示全部楼层
主要是考虑噪声 速度
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 04:50 , Processed in 0.018957 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表