求vcs_xa的spice_top和verilog_top仿真设置的区别

paji · 发表于 2020-6-13 09:25:28

您需要登录才可以下载或查看，没有账号？注册

x

求vcs_xa的spice_top和verilog_top仿真设置的区别：最近在练习使用vcs-xa，发现有两种top输入方式，设置有区别，请高人指点一二

Zhangshuan · 发表于 2020-6-13 15:03:25

谢谢分享

kaikanertan · 发表于 2020-6-24 13:39:54

testbench 是dig 来做，就是verilog_top；
testbench 是ana 来做，就是spice_top；

[求助] 求vcs_xa的spice_top和verilog_top仿真设置的区别