在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2692|回复: 4

[求助] TSMC 12nm psub pin和nw pin应该标在哪一层

[复制链接]
发表于 2020-6-12 14:49:15 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
NMOS的Psub pin(VBB)我标注在了NP PMOS的nw pin(VPP)我标注在了NWELL层 但是跑LVS的时候会提示找不到VPP和VSS 求大佬指点 具体报错如下
1.PNG
2.PNG
发表于 2020-6-12 20:01:14 | 显示全部楼层
第一个问题,你可以到layer define 里面查找,一般有描述;
第二个问题,如果你的lvs文件里面定义的Power 跟你现在的是不是相符和,例如你的ground是不是命名为VBB,如果是,就是你的第一条造成了第二条错误,如果不是,可以自己定义你的Power,或者让电路把电源地的PIN名称改成相符合的。
发表于 2020-6-13 10:14:58 | 显示全部楼层
找到打标层,一般是打到相应的金属层上
 楼主| 发表于 2020-6-15 17:40:26 | 显示全部楼层
原因已找到,LVS rule中没有enable well pin(nxwell_text and psub_text)
发表于 2020-8-17 15:48:04 | 显示全部楼层
楼主的工艺好先进
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-7 07:06 , Processed in 0.025916 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表