高频时钟驱动电路

zhongzhoulu · 发表于 2020-6-5 15:56:00

好的，学习下

220194952 · 发表于 2020-6-5 16:18:07

nanke 发表于 2020-6-5 09:49
没有其他要求吗？或是由什么用途？可以考虑cml buffer或其它阻抗低的电路，参考楼上的计算，需要限制输出 ...

用于为后面的电路提供5V的时钟信号，工作频率1G也可以

omnik · 发表于 2020-6-6 17:46:43

sig_out_buf

omnik · 发表于 2020-6-6 17:47:58

sig_out_buf

磐磬 · 发表于 2020-6-7 11:11:31

驱动这么大的电容，还要全摆幅电流太大了，只能先转换成CML、LVDS等格式把摆幅降低，接收端再转换成你自己需要的格式

love1226 · 发表于 2020-6-10 16:10:04

简直是搞笑的

victor0o0 · 发表于 2020-6-10 16:33:50

220194952 发表于 2020-6-5 16:18
用于为后面的电路提供5V的时钟信号，工作频率1G也可以

5V摆幅，1G信号，10pF电容，这功耗上天了，你在接收机端再做一个PLL都比你这BUFFER功耗小

qinkun · 发表于 2022-11-21 16:19:43

老哥解决了吗我是输出200,-700M，也是反相器带不动，我要带100p的负载，问下老哥解决了吗

[求助] 高频时钟驱动电路