想问下finesim+vcs可以混合仿真cdl+verilog网表么？

hellangel · 发表于 2020-5-28 16:33:30

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

想用finesim+vcs进行混仿，模拟有4个cdl文件，是不同的人做的，top级的综合是数字人员写的代码，由PR综合后，生成.v文件现在想用PR的.v文件+cdl文件+标准单元cdl文件和IO标准单元cdl文件合起来进行top级的仿真
方法想了以下几种：
1.把.v文件用v2s指令转换成spice网表，但是转换后的单元PIN顺序和其他几个cdl文件的PIN顺序对不上，那么就不能仿真
2.采用finesim+vcs进行混合仿真，研究了很多教程和实例，都无法顺利仿起来
想问一下用过finesim的朋友，可以用finesim+vcs进行cdl+verilog的数模混仿么？

vopor · 发表于 2020-5-28 16:44:46

pin 顺序对不上，就手工改对上。我就这个笨办法来做的

hellangel · 发表于 2020-5-28 17:05:44

vopor 发表于 2020-5-28 16:44
pin 顺序对不上，就手工改对上。我就这个笨办法来做的

太多了，所有数字标准单元的pin顺序都对不上，挨个改一遍太费时间了，所以一直想找快捷简单的方法，让软件自动对一遍

hitzhabc · 发表于 2020-5-28 17:56:37

用hsim和vcs试过，可以。感觉finesim应该也一样吧？这个没试过。

delei0523 · 发表于 2020-5-29 15:41:28

finesim+vcs是做spice+verilog仿真的，如你的cdl文件是兼容spice格式的那种就没问题.

hellangel · 发表于 2020-6-1 10:54:40

hitzhabc 发表于 2020-5-28 17:56
用hsim和vcs试过，可以。感觉finesim应该也一样吧？这个没试过。

哦，那估计可以的，好吧，我继续试试

i0977454522 · 发表于 2024-1-3 17:27:46

thansk

[求助] 想问下finesim+vcs可以混合仿真cdl+verilog网表么？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /1