想问下finesim+vcs可以混合仿真cdl+verilog网表么？

hellangel · 发表于 2020-5-28 16:33:30

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

想用finesim+vcs进行混仿，模拟有4个cdl文件，是不同的人做的，top级的综合是数字人员写的代码，由PR综合后，生成.v文件现在想用PR的.v文件+cdl文件+标准单元cdl文件和IO标准单元cdl文件合起来进行top级的仿真
方法想了以下几种：
1.把.v文件用v2s指令转换成spice网表，但是转换后的单元PIN顺序和其他几个cdl文件的PIN顺序对不上，那么就不能仿真
2.采用finesim+vcs进行混合仿真，研究了很多教程和实例，都无法顺利仿起来
想问一下用过finesim的朋友，可以用finesim+vcs进行cdl+verilog的数模混仿么？