在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 4410|回复: 7

[讨论] Xilinx FPGA提供DDR4内存接口解决方案

[复制链接]
发表于 2020-5-22 13:50:32 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
Xilinx 提供了UltraScale FPGA器件的高性能DDR4内存解决方案,每秒数据速率高达2400 Mb。UltraScale器件采用ASIC级架构,可支持大量I/O和超大存储带宽,并能够大幅降低功耗和时延。赛灵思稳定可靠的内存解决方案可加速设计进程,并增加了对DDR4接口的支持。

UltraScale FPGA器件中的新增DDR4内存接口可提供超过1Tb/s的存储带宽,能够满足视频成像与处理、流量管理和高性能计算等重要应用领域新一代前沿系统设计对海量数据流快速处理以及海量内存的需求。从DDR3升级为DDR4后,应用的读取时延减少了30%,而且在相同数据速率下大幅降低了功耗。更富吸引力的是,从每秒1866 Mb的DDR3升级到每秒2400 Mb的DDR4后,不仅提升了30%的数据速率,同时还能削减20%的功耗。

这些DDR4内存接口经过严格系统条件下(例如变化的电压和温度、系统抖动)高难度数据模式的测试,可确保为实际系统部署预留工作裕量。赛灵思的SelectlO接口符合UMI  32位 DDR4 SDRAM标准,赛灵思的SelectlO接口符合UMI 32位 DDR4 SDRAM标准,UMI UD408G5S1AF 256Mx32 8Gb DDR4 SDRAM密度为8Gb,数据速率为3200Mbps/2933Mbps/2666Mbps/2400Mbps/2133Mbps/1866Mbps/1600Mbps。商业工作温度范围为0℃至+95℃,工业工作温度范围-40℃至+95℃。支持应用在UltraScale FPGA器件中有助于确保获得最大时序裕量。为保证最佳信号完整性, I/O技术还包括传输预加重、接收均衡、低抖动时钟和噪声隔离设计技术。
 楼主| 发表于 2020-5-25 14:13:28 | 显示全部楼层
UltraScale FPGA器件中的新增DDR4内存接口可提供超过1Tb/s的存储带宽,能够满足视频成像与处理、流量管理和高性能计算等重要应用领域新一代前沿系统设计对海量数据流快速处理以及海量内存的需求。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2020-5-25 14:14:22 | 显示全部楼层
8Gbit DDR4(x32bit)_Datasheet_v1.0.pdf (1.49 MB , 下载次数: 48 )
回复 支持 反对

使用道具 举报

发表于 2020-5-28 13:35:00 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2020-5-28 15:34:36 | 显示全部楼层
Thanks
回复 支持 反对

使用道具 举报

发表于 2020-5-28 15:50:17 | 显示全部楼层
学习了!!!!!!!!!!!!!!!!
回复 支持 反对

使用道具 举报

 楼主| 发表于 2020-6-10 15:23:22 | 显示全部楼层
从DDR3升级为DDR4后,应用的读取时延减少了30%,而且在相同数据速率下大幅降低了功耗。
回复 支持 反对

使用道具 举报

发表于 2020-6-29 13:03:12 | 显示全部楼层
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-14 13:16 , Processed in 0.017314 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表