在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: totuwei

[资料] systemverilog for rtl design

[复制链接]
发表于 2020-8-21 15:26:50 | 显示全部楼层
请问什么综合工具支持systemverilog ?
发表于 2020-8-22 07:19:11 | 显示全部楼层
感谢
发表于 2020-9-10 13:18:28 | 显示全部楼层
thanks very much
发表于 2020-10-15 09:40:02 | 显示全部楼层
very nice to learn tnx
发表于 2020-12-19 14:47:19 | 显示全部楼层
谢谢分享。。。
发表于 2020-12-19 21:21:12 | 显示全部楼层
多谢分享!
发表于 2021-3-3 16:47:47 | 显示全部楼层
感谢,好资料
发表于 2021-3-3 19:24:04 | 显示全部楼层
Thanks for sharing
发表于 2021-4-15 10:14:39 | 显示全部楼层
学习一下
发表于 2021-4-15 11:04:29 | 显示全部楼层
迟早要统一到system verilog,所以早点研究
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 05:34 , Processed in 0.033509 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表