systemverilog for rtl design

ibubapa · 发表于 2020-6-2 13:00:17

sayangcinta 发表于 2020-5-28 13:36
thanks

thanks

xiaofuss111 · 发表于 2020-6-3 03:22:44

感谢楼主分享资料

亲爱的伽利略 · 发表于 2020-6-5 10:34:52

正需要，谢谢！

oxm01606@iaoss. · 发表于 2020-6-13 00:21:32

Thank you

nick_liu1129 · 发表于 2020-6-29 09:10:21

thnaks for sharing!!!

ayamitek · 发表于 2020-6-29 13:04:07

ibubapa 发表于 2020-6-2 13:00
thanks

thanks

zheshiwo · 发表于 2020-7-2 10:07:43

谢谢分享！

ibubapa · 发表于 2020-7-13 22:00:38

thanks

jlqsczw_2007 · 发表于 2020-8-16 22:48:22

很好的资料。
非常感谢！！！
希望再多分享点UVM, VCS 等等的资料。

wang20100520 · 发表于 2020-8-21 15:25:55

学习了，谢谢

账号		自动登录	找回密码
密码			注册

[资料] systemverilog for rtl design