在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: totuwei

[资料] systemverilog for rtl design

[复制链接]
发表于 2020-6-2 13:00:17 | 显示全部楼层
发表于 2020-6-3 03:22:44 | 显示全部楼层
感谢楼主分享资料
发表于 2020-6-5 10:34:52 | 显示全部楼层
正需要,谢谢!
发表于 2020-6-13 00:21:32 | 显示全部楼层
Thank you
发表于 2020-6-29 09:10:21 | 显示全部楼层
thnaks for sharing!!!
发表于 2020-6-29 13:04:07 | 显示全部楼层
发表于 2020-7-2 10:07:43 | 显示全部楼层
谢谢分享!
发表于 2020-7-13 22:00:38 | 显示全部楼层
thanks
发表于 2020-8-16 22:48:22 | 显示全部楼层
很好的资料。
非常感谢!!!
希望再多分享点UVM, VCS 等等的资料。
发表于 2020-8-21 15:25:55 | 显示全部楼层
学习了,谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 19:21 , Processed in 0.020366 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表