mini-riscv，在ubuntu下的chisel源码中，如何添加寄存器，并且在波形图中观察寄存器？

vonmx

这是我的毕业设计，我学的软件，脑子抽了选了一个偏硬件的毕设，我在立即数的生产部件添加了一个输入口，然后在数据通路中添加了一个变量，然后将这个变量接到IO上，为什么最后编译生产verilog和波形图中，看不到这个变量呢？在我需要如何操作呢？恳请大家帮助我，谢谢！（学的只是毛皮，有什么不对的请大家帮忙指出来，谢谢！）

vonmx

有人说是chisel的编译优化，把我这个过滤掉了，加上个dontTouch，但是我加上去之后，找不到这个包？我在网上搜了很多导入的包，貌似都不正确？请问我该怎么做呢？