LVS通过，提参却不过的一个解决方法

tjuzhjian · 发表于 2020-5-15 16:17:48

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 tjuzhjian 于 2020-5-15 16:19 编辑

我们通常画版图的时候，经常会忽略一些数字单元的接法，比如我要接到2输入与非门的时候，我认为它的两个输入A和B是一样的，所以在画版图的时候，就随便接了，但在实际中，A和B也是有区别的，它们的寄生就是有区别的，LVS是可以忽略这个差别，但是提参的时候就会出错，所以最准确的做法是版图的接法与原理图完全一致。
对于NAND和NOR这种小的数字单元，它们的输入的寄生差别很小，所以一般来讲不注意也没事，但稍大一点的数字单元，比如异或门，它的两个输入的寄生差别较大，所以不能接错。

wjx197733 · 发表于 2020-5-15 16:56:00

数字单元的版图，不是通过后端软件直接产生吗？怎么还会接错？

tjuzhjian · 发表于 2020-5-18 09:33:50

wjx197733 发表于 2020-5-15 16:56
数字单元的版图，不是通过后端软件直接产生吗？怎么还会接错？

我说的是模拟版图，通常模拟电路内部也会用一些数字单元。

[原创] LVS通过，提参却不过的一个解决方法

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。