芯片回来大电流……tsmc40n

jamesccp · 发表于 2020-5-7 18:43:57

40nm logic 允许 gate 有两个方向，28不行。
怀疑TSMC的工艺？脑子坏了吧！

whysst · 发表于 2020-5-7 20:22:33

jamesccp 发表于 2020-5-7 18:43
40nm logic 允许 gate 有两个方向，28不行。
怀疑TSMC的工艺？脑子坏了吧！

40n好像真不能两个方向，如图

quanqiutong · 发表于 2020-5-7 20:37:33

看规则是所有SRAM的plogy方向要一致，和std cell没关系

andyfan · 发表于 2020-5-9 21:06:39

whysst 发表于 2020-5-7 20:22
40n好像真不能两个方向，如图

EHVT的管子才有这个要求，其他管子没这个要求。但理论上，DRC可以检查出来这个错误的。另外SRAM的POLY也要保持一个方向。
普通管子的LDD是四个方向打的，SRAM和EHVT为了降低variation，只打两个方向，就需要整个CHIP里面POLY方向一致。不然就出大问题了。

TSMC的工艺基本不用怀疑，尤其40这么老的工艺了。出问题，99.9999%是你们自己问题。要是5/7这种先进工艺，T才有可能自己出问题了。

andyfan · 发表于 2020-5-9 21:08:22

quanqiutong 发表于 2020-5-7 20:37
看规则是所有SRAM的plogy方向要一致，和std cell没关系

后续的40ULP新增的EHVT，也要求一个方向。其他管子可以两个方向。28HKMG，CORE的必须都一个方向

whysst · 发表于 2020-5-10 16:01:16

andyfan 发表于 2020-5-9 21:08
后续的40ULP新增的EHVT，也要求一个方向。其他管子可以两个方向。28HKMG，CORE的必须都一个方向
...

谢谢解答，我们用的就是ehvt

[求助] 芯片回来大电流……tsmc40n

站长推荐 /2