在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8212|回复: 22

[求助] CMFB的环路增益与相位有凸起,求大佬解答!

[复制链接]
发表于 2020-5-2 17:59:40 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我做的全差分运放的CMFB环路的增益与相位有凸起。虽然知道可能是零点引起的,但是不知道怎么修改。我是用stb仿真的,下面是CMFB的增益与相位图、test_bench图和运放结构图。求大佬指教!!!

forum.jpg
forum.jpg
forum.jpg
TIM截图20200502175800.png
TIM截图20200502175323.png
TIM截图20200502175258.png
 楼主| 发表于 2020-5-2 18:01:33 | 显示全部楼层
自顶!
 楼主| 发表于 2020-5-2 22:06:47 | 显示全部楼层
stb仿真CMFB时,运放的外部反馈环路应断开吗?
 楼主| 发表于 2020-5-2 23:22:05 | 显示全部楼层
我还想知道cmfb可以加米勒补偿吗?会影响DM路径吗?
我的全差分运放是两级,cmfb的相位起点是0度,这是正确的吗?
发表于 2020-5-2 23:31:53 | 显示全部楼层
本帖最后由 No-one 于 2020-5-2 23:34 编辑

两级运放里的CMFB电路,好多结构采用的是每一级单独加CMFB,或者是你的CMFB反馈的电压连接到第一级的PMOS负载偏置点。
另外对于两级运放,一般都是输入级如果是NMOS,第二级一般用PMOS输出,or vice versa.
运放的CMFB仿真,一般都是开环下的仿真,是需要断开的
 楼主| 发表于 2020-5-3 13:43:37 | 显示全部楼层


No-one 发表于 2020-5-2 23:31
两级运放里的CMFB电路,好多结构采用的是每一级单独加CMFB,或者是你的CMFB反馈的电压连接到第一级的PMOS负 ...


谢谢大佬的回复!我学习良多!
 楼主| 发表于 2020-5-3 13:44:47 | 显示全部楼层
我找到了一个博客,其中提到了两级全差分单CMFB的相位问题。可以参考下:
http://rt2innocence.net/integrat ... n-the-2stage-opamp/
发表于 2020-5-3 14:42:02 | 显示全部楼层
路过学习一下
 楼主| 发表于 2020-5-4 00:22:30 | 显示全部楼层
本帖最后由 dogdogdogodo 于 2020-5-4 08:34 编辑

我将运放的test_bench改为开环后,stb仿真,得到cmfb的增益和相位。相位现在是从-180度开始的(不明白为什么不是从180度开始),相位上升到了65度,上升了245度。cmfb环路难道引入了多个零点?下面分别是cmfb增益相位图、运放结构图和test_bench图。望大佬指点!!!





TIM截图20200503222128.png
TIM截图20200504001922.png
TIM截图20200504001940.png
forum.jpg
forum.jpg
forum.jpg
 楼主| 发表于 2020-5-4 00:35:55 | 显示全部楼层
我还遇到了一个问题,运放闭环下,做tran仿真,输入为方波,频率低时可以正常放大,当方波的频率上升,运放的输出变得不正常,两个输出分别在不同的电平上,且不能正常放大(不能正常放大我能理解,毕竟偏置点都不正常了)。我觉得应该是cmfb相位不正常导致的。希望有大佬能指点下!!!

下面是我的test_bench图和运放输出图。
TIM截图20200504003506.png
TIM截图20200504003455.png
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-19 12:10 , Processed in 0.028362 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表