PLL设计

TiamoSYF · 发表于 2020-4-26 15:59:39

您需要登录才可以下载或查看，没有账号？注册

x

【求助】设计的PLL在仿真条件：SS工艺角，1.3V电源电压（典型值为1.5V），温度105℃下，没有办法锁存，控制VCO的电压一直充电充到了将近1.3V（正常值800mV左右）。请教，可能是哪个模块出问题了？低通滤波器中的电容为MOM电容。谢谢，请不吝赐教。

cityblues · 发表于 2020-4-27 06:54:24

支持原創!!!

cityblues · 发表于 2020-4-27 06:56:13

會不會也許是 VCO的輸出頻率已經超過可以鎖定的範圍了?
就是VCO的tuning range也許要在寬一點?

TiamoSYF · 发表于 2020-4-27 13:51:23

cityblues 发表于 2020-4-27 06:56
會不會也許是 VCO的輸出頻率已經超過可以鎖定的範圍了?
就是VCO的tuning range也許要在寬一點? ...

谢谢，我来看看。我全corner仿真，就这个工艺角不行

TiamoSYF · 发表于 2020-4-27 17:29:53

cityblues 发表于 2020-4-27 06:56
會不會也許是 VCO的輸出頻率已經超過可以鎖定的範圍了?
就是VCO的tuning range也許要在寬一點? ...

是的，在这个条件下，VCO结构给出的输出频率太慢了。请问，能不能指导一下，这个问题应该从哪边纠正？谢谢！

磐磬 · 发表于 2020-4-27 18:18:33

vctrl电压到vdd了，说明VCO的band频率没选对，选得太小了，你可以减小LC tank中的电容值让振荡频率增加一些。如果你有band选择控制字的话直接减小接入LC Tank的电容值就可以了

cityblues · 发表于 2020-4-29 03:52:27

就實驗性質來說的話應該就直接先把LC調小看看就知道是不適這個問題

sayangcinta · 发表于 2020-4-29 07:49:56

thanks

TiamoSYF · 发表于 2020-5-14 10:00:59

磐磬发表于 2020-4-27 18:18
vctrl电压到vdd了，说明VCO的band频率没选对，选得太小了，你可以减小LC tank中的电容值让振荡频率增加一些 ...

谢谢，确实是我的KVCO选的太小了

[求助] PLL设计