在VCO和分频器链路中，怎样判断要不要加入buffer和阻抗匹配电路呢？

kanon0530

虽然链路是搭了起来，但基本只有VCO自己的输出带一个buffer。其他射频级基本就是直接带下级分频器。
这里有第一个问题，我看的文献，基本都是LC-VCO的输出端直接接到buffer 中mos的栅极。
VCO的输出阻抗和buffer的输入阻抗基本是不会匹配的，所以这里没问题吗?
buffer的输出是应该匹配到50ohm电阻对吧。

VCO的输出除了要给PAD，还要给第一级分频器的输入，这里是否应该再加入一个buffer呢？
这个buffer是要前接VCO的输出端，后接第一级分频器的输入端，前后同时做到共轭匹配吗？

同理，第一级分频器和后级之间，是否又应该加入buffer，并做到共轭匹配呢？

而且CMOS这个工艺，感觉栅极看进去都是电容，而且电容又挺小的，一般没做匹配的s11都落在比较靠外的圈，靠L和C匹配给它拉进来也是有点儿难做啊。难道要加电阻吗？

还有一个问题是，cadence的virtuoso里头，是什么仿真可以让输入和输出同时共轭匹配呢？而且这个共轭匹配，很有可能Zs和ZL都不是50，而是前级看到mos的D端和电感，后级看到下一级的栅极。

多谢！

kanon0530

自顶一下……
我现在的想法是这样，之所以要阻抗匹配，是想把最高的输出功率送给负载。在PA和LNA中，是另外的匹配思路。
在CMOS锁相环的高频链路中，并不存在太低的负载阻抗，所以只要在各个pvt下，上级都可以正常驱动下级工作就可以了？所以只要我仿真的corner很完整，就可以完全无视阻抗匹配，直接把上级和下级接在一起？
那buffer的作用又是什么呢？为了防止下级向上级的串扰吗？

那这种随意的接法，不会造成稳定性问题吗？
而且在去掉了匹配要求之后，buffer应该朝着什么方向优化呢？输出幅度最大？

另外就是VCO和它自己的buffer之间是否需要匹配，怎么才不会振荡，我还没想明白。
或者大胆的认为，VCO不怕buffer接上来之后振荡，它自带一个带通滤波，只有LC谐振点附近的振才能在VCO和buffer里生存下来。
这样想是正确的吗？

kanon0530

如果上述VCO不怕带下级之后振荡的想法是正确的，那么由于锁相环环路的增益，其他级之间接起来会不会振荡也不用害怕了。毕竟锁相环会锁定到某一个频率？

如果上面的想法也是正确的，对于某一级的buffer，我只用选择一种buffer的结构和它输出负载到底是L型还是pi型，然后开始扫描里面电感电容的值，看什么时候又能覆盖我要本级的输出频率又有比较大的输出幅度来驱动下级，功耗尽量别太大，就完了？

金乂邦

vco出来接buffer一般是做隔离吧，防止负载牵引导致后级电路让vco频偏。我个人觉得功率器件或者需要电流以外的电路不用刻意说做你要的阻抗匹配呢。因为说白了，cmos是电压控制电流的器件，那么所以在中间电路更多应该考虑电压而不是电流。个人理解哈

kanon0530

金乂邦 发表于 2020-4-22 11:27
vco出来接buffer一般是做隔离吧，防止负载牵引导致后级电路让vco频偏。我个人觉得功率器件或者需要电流以外 ...

电压器件很有道理，但随着频率的上升，mos栅极看进去的电容阻抗总是会下降的，到啥时候我们要认为不考虑匹配不行了？

另外就是这个振荡的问题，是在什么样的情况下，才用考虑一级电路前后接的阻抗会不会引起振荡呢。

锁相环环路中的buffer，就只用考虑给后级一定的输出幅度就行了？反正一般它输入也比较大，没什么增益可言。

金乂邦

buffer本身的作用就不是为了增益啊，它最主要就是隔离与drive下一级啊。我不理解你说引起振荡是什么意思，但你在做放大器的过程中总是要仿真稳定系数的吧。

kanon0530

金乂邦 发表于 2020-4-22 11:51
buffer本身的作用就不是为了增益啊，它最主要就是隔离与drive下一级啊。我不理解你说引起振荡是什么意思， ...

就是比如您做一个LNA，总是要看K值和B1f值，还要看stability circle对吧。也就是说，在前后级的阻抗取一定值的时候，可能造成这个LNA的二端口网络不稳定。

那我现在做buffer，也是一个二端口网络，也是会有反射系数，是否也需要看这些仿真结果呢？ buffer的前级阻抗就是本级VCO或者分频器的输出，后级阻抗就是下一级分频器或者PFD的输入栅极。

金乂邦

我个人觉得是要看的，然后buffer的问题，我在之前看到一片论文提到一句。就是希望buffer的输入阻抗尽量的大，仿真对VCO的负载牵引。我明白你说的意思，但私以为s参数在这两个电路之前看的意义不大。你想想看你buffer接的位置，即使用变压器耦合，那也是直接影响谐振腔的。

kanon0530

金乂邦 发表于 2020-4-22 16:30
我个人觉得是要看的，然后buffer的问题，我在之前看到一片论文提到一句。就是希望buffer的输入阻抗尽量的大 ...

如果我们要看VCO的输出阻抗，是不是落在buffer的稳定区间内，那就应该接一对port到VCO的输出端去测量VCO输出的反射系数了。
我扫了一下，看到VCO的反射系数会跃出s参数那个圆。这也是可以理解，毕竟它自己要振荡。
至于buffer的k值和B1f反正肯定不是unconditionally stable，估计是要看一下它的稳定范围，以及VCO的反射系数有没有超出这个稳定范围。

看负载对VCO的牵引，应该是在做pss来看VCO的输出频率区间时，应加入loadpull了。不过我还不是很确定这个仿真要怎么设置。

kanon0530

金乂邦 发表于 2020-4-22 16:30
我个人觉得是要看的，然后buffer的问题，我在之前看到一片论文提到一句。就是希望buffer的输入阻抗尽量的大 ...

您说的在这两个电路之前看的意义不大，我不大理解。

是说除了VCO和它的buffer，在其他的电路考虑s参数和反射系数、稳定性的意义不大吗？

其实我有两级分频器也需要工作到10-20G了，所以还是担心。