设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 做DC综合时出现Error: Width mismatch on port

12 / 2 页

返回列表发新帖

楼主: SuperLYL

[求助] 做DC综合时出现Error: Width mismatch on port

发表于 2025-9-26 17:34:56 | 显示全部楼层

sunt8707 发表于 2025-8-19 21:05
请问这个问题解决了吗？

请问解决了吗，我生成了256*64的sram，例化的时候端口顺序和位宽都匹配的，还是报BWEB位宽不匹配的错，即使端口什么都不连也报错。

回复

使用道具举报

12 / 2 页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-10-5 03:28 , Processed in 0.009856 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表