小白白白白求问怎么看PLL的带宽？

qq1473927800

是这样的，平台是matlab+simulink。我搭建出来了ADPLL（计数器+TDC结构），参数是50个7ps的TDC，ADPLL输入100M，输出3G，数学模型跑出来的开环闭环都符合设计要求，环路带宽是200KHz的开环，闭环是338KHz：然后是正确的环路对各部分噪声的抑制能力图：
这是我的对应着数学模型搭建的时域模型，参考的是Staszewski的CMOS ADPLL 频率合成器这本书：

但是跑时域的仿真并看不出来带宽338KHz，无论我试过在DCO处加相噪或者不加噪声，我都看不出来在多少频偏处能对噪声有很好的抑制，以下是我接DCO的输出看的相噪（会不会是因为的频率分辨率设置有限，我电脑最多跑个1KHz的分辨率所以才看不出来环路带宽）：

就是大概下降处是在MHz级别而不是我设计的338KHz那个级别的，我以为是我时域模型搭建错误，所以我去对比了一下SIMULINK系统自带的模拟环，也是设置的环路参数338KHz的闭环带宽跑出来的相噪图也是对应不上所要求的环路带宽，所以我觉得可能是我对环路带宽的仿真测试认知不足：

拜托了各位大神！！！，小弟在这里求告知一个能仿真看出环路带宽的办法，感激不尽啊。。。。或者在其他软件上是怎么看环路带宽的，就是实际搭处一个电路（我的是功能型）是怎么看出来环路带宽的？加噪？在哪？如果是输入源加白噪声的该怎么加之类的！！！！我真的哭了，卡了我两周了。

qq1473927800

求啊！！！！！！！！！！！

搭积木

stb loop gain

qq1473927800

搭积木 发表于 2020-4-20 20:53
stb loop gain

你说的是一个模块吗

M.S.Liao

请问下计数器在里面起到什么作用啊？

少女要胸怀大志

M.S.Liao 发表于 2023-3-2 16:04
请问下计数器在里面起到什么作用啊？

数ckv当前相位的

少女要胸怀大志

我最近也在做这个，感觉lz的思路是没错的，仿真结果是这个，带宽设置的500K。我遇到的问题是，低频为什么会翘起来，是因为仿真时间不够长吗

WBC888

可以求一份楼主的搭建的Simulink模型吗，我最近一直在尝试搭建但一直失败，已经快要崩溃了
邮箱3495600741@qq.com
跪谢

rubbishren

我也可以跪求一份楼主的搭建的Simulink模型吗，想参考一下
邮箱1014832782@qq.com
跪谢

andyuiing

可以求一份楼主的搭建的Simulink模型吗，最近在学习ADPLL，搭建的模型总是不对
邮箱627258967@qq.com，谢谢