设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog数字系统设计教程-夏宇闻-第三版

1 234 5 6 7 8 9 10 ... 14 / 14 页下一页

发新帖

楼主: vividdream

[资料] Verilog数字系统设计教程-夏宇闻-第三版

楼主| 发表于 2020-9-5 20:05:11 | 显示全部楼层

andy_zhou 发表于 2020-9-5 09:37
影印版感觉不是很清晰啊，楼主有原版的吗？

没有。

回复支持反对

发表于 2020-9-24 21:17:35 | 显示全部楼层

thanks for your sharing

回复支持反对

发表于 2020-9-24 21:55:43 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2020-10-9 11:43:49 | 显示全部楼层

Thanks!!!!

回复支持反对

发表于 2020-10-9 12:39:07 | 显示全部楼层

Thanks!!!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-10-16 20:31:33 | 显示全部楼层

谢谢分享。。。。。

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2020-10-18 09:01:37 | 显示全部楼层

classic book.

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-11-10 08:57:04 | 显示全部楼层

谢谢大佬

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2020-11-28 12:31:47 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-11-30 21:12:30 | 显示全部楼层

thanks very much

回复支持反对

1 234 5 6 7 8 9 10 ... 14 / 14 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-1-3 18:04 , Processed in 0.021645 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表