在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3923|回复: 5

[求助] 请问DRC中的metal stack问题

[复制链接]
发表于 2020-2-19 09:35:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
QQ图片20200219092905.png
SMIC工艺报的STACK问题,最方便的方法除了拉开间距还有什么办法,如果不处理会不会有影响?
发表于 2020-2-19 10:03:03 | 显示全部楼层
这个不是fix了嘛
 楼主| 发表于 2020-2-19 11:56:46 | 显示全部楼层


aibbt 发表于 2020-2-19 10:03
这个不是fix了嘛


这DRC不清掉会不会对版图有影响?
发表于 2020-2-22 20:02:52 | 显示全部楼层
同问会不会drc影响其他
发表于 2020-2-24 18:22:14 | 显示全部楼层
最好DRC clean, 除非你清楚知道它是什么问题有什么影响
发表于 2020-2-24 18:44:13 | 显示全部楼层
这个DRC问题是个实实在在的真问题,要处理的。这条DRC的意思是假如有A和B两条比较宽的metal并行,你的A和B各自叠加三层以上的metal层了,A和B之间space应该大于10um,且你的A和B并行超过15um了。最简单的解决方法当然是拉开spaace,再就是将A和B上的via间的space调整到合适大小,还有就是并行距离不要超过15um。这条DRC其实是为了保证打的va孔多了,距离近了,很容易就产生电迁移等一系列问题。这个具体解决方法需要个人再尝试一下,有的工艺厂可能第二种方法就解决了,有的需要第二种和第三种一起才能解决,还需要注意via的密度问题。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 15:51 , Processed in 0.021861 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表