转：从Spice Model到模拟IC设计的心路历程

leonhao

        回想自己折腾的几年，从Spice Model到模拟IC电路设计的跳跃，充满了奇妙的意外之旅。


Spice Model生涯

        我于2017年1月1日走入职场从事14nm FinFET Spice Model研发工作。
        初涉职场的时候内心有些惶恐担心自己跟不上，多数人拥有名校博士学历，但他们有求必应、有问必答的热忱很快打消了我的疑虑，这种分享精神，一如一片广袤无垠的新大陆，让人自由的奔腾翱翔。
        渐渐的也能跟着做些项目了，针对Device的电学特性利用Silicon数据拟合出最佳的Model曲线，比如vt 、id、Gm、Gds…等较多的电学参数能够最大限度的还原出device工艺所体现的性能。
        定义model的工艺参数，对于FinFET来说，和平面工艺不太一样，为了抑制短沟效应，Source Drain从衬底凸显出来被gate环绕，增强Gate对其栅氧电荷的控制能力，定义Source和Drain的厚度是Tfin 高度是Hfin，Gate的长度，FIn和FIn直接的距离、XL由工艺刻蚀而造成的沟道长度的变化量，栅氧化层物理厚度Toxp以及等效的电学厚度EOT…
        Model提取的过程是多方面的，随着Length NFIN(width)的变化一套参数能够全部Fitting上就需要各个参数的折中和平衡。在小尺寸的时候，更需要考虑二级效应，诸如短沟效应，由器件内部热载流子造成的自热效应，DIBL（漏至势垒降低）栅极电流，速度饱和，随着器件减小越发显著的量子隧穿效应，温度效应、器件的闪烁噪声和热噪声的考量，以及ESD静电保护。
       对于非compact model需要考虑到：Total Corner FF SS FS SF（考虑到device之间最好和最坏的情况）Gobal Corner FFG SSG FSG SFG（die to die wafer to wafer lot to lot）Monte Carlo（蒙特卡罗，主要看大规模电路情况下的仿真是否符合预期，相关性程度强弱）Mismatch（主要看device的Vt Id varation变化是否强烈，一般情况下，对于FinFET来说，比较特殊，由于沟道是轻掺杂体，导致RDF随机掺杂波动比平面工艺要好，所以mismatch也会变得更好，另外，对于FinFET而言，栅长7nm比14nm的要好，在工艺相同的情况下，更薄的栅氧化层厚度会有更少的栅氧电荷，栅氧电荷和vt id varation正相关）对于非compact model还需要考虑到LDE（layout depend Effect）效应，这是由于器件尺寸缩小的时候，相近的device受应力作用较强，从而影响到迁移率使其电学特性削弱或增强，对于小尺寸器件来说，LDE效应明显不仅在平面工艺上增加了之前没有的效应，而且有些效应还加强了。相对于平面工艺增加了许多…
       Model的提取是一个反复迭代的过程，每完成一个阶段就需要一定的检查，比如IV CV 曲线有没有kink扭曲，温度趋势什么的是否正常，Total Corner&Gobal Corner相互之间是否有交叉。当所有的参数都提取好了，需要用meqlab 或者 MQA调用设计好的rule进行大面积的QA工作。如果没有问题，表明前仿真的工作已经做完了，这些model的后半部分交给后端验证，加入后端的验证结果，比如一些电容的修正之后，没有问题就可以发布出去了…
        这个工作持续了近两年，最疯狂的一次Release我的项目保存近200个子版本，以便Debug随时回到可调的状态，到后来Model的大几十个参数都耳熟能详了，有时候都不需要看着Curve调，直接对着数据就可以看出趋势，而且又快又准。我记得最难忘的是2018年的春分到夏至。面对新工艺的挑战，团队每人每天平均时长17小时，艰苦卓绝、守住底线并顺利交付了任务。我非常庆幸能够在这样的团队有过一段奋斗的时光，或许在中国大陆很难再找到这样优质的BaseBand Team，所焕发的一丝不苟的态度、卓越的解决问题的能力、极限抗压、分享精神…倘若能汲取一分，定能令我在未来职场生涯大受裨益。

模拟IC萌芽

        时光回溯到2017年夏天，一个朋友过来聚餐，问他怎么把握生活与工作的平衡，他说选择了自己喜欢的工作，最有趣的莫过于Analog IC 设计了，就像有限的资源搭一个积木，此消彼长，各种权衡与折中，直到找到最佳平衡的地方。我特别羡慕能把工作当做乐趣的人，第二个周末我去朋友家要了他研究生所有的analog Circuit资料，包括一些学习视频。朋友跟我说，要想学好Analog IC，需要花很多时间，初期给我推荐了拉扎维的《模拟CMOS集成电路设计》，并告诉我这本书不仅仅要看，后面的题目也要做。后来随着阅历的增长，发现朋友的话太对了，MOS三种基本结构（共源 共栅 共漏）看起来很简单，但是组合变化太多，就像一个简单的三阶魔方，排列组合之后却难还原。书上的推导基本上都要亲力亲为，课后的习题咬着牙认认真真的做，做题目不是为了日后仿真有多准，而是为了理解信号的流向，建立电路的直觉。在当今模拟电路设计中，随着尺寸的缩小所带来的二阶效应愈见显著，并不能通过手工计算进行精确的预测，电路仿真是必不可少的；尽管如此，如果我们规避对电路进行简单而直观的分析而不作深入理解电路原理的工作，那么就不能够很好的解释仿真结果，更不能根据所需能够自信而又灵活的设计出好的模拟电路。就这样，白天我认认真真的做Spice Model的工作，下班之后，就认认真真看analog Circuit的资料，有时候项目忙到晚上十点钟，回来之后，有时候也会偷偷学到12点，渐渐的被模拟电路深深的吸引住了。光看理论还不行，于是，在电脑上面安装了个虚拟机，搞了个带有Candence和PDK的最小系统，一边学习理论一边进行电路的实体操作。
        让我感觉最容易上手的是吴金老师的学习视频《CMOS模拟集成电路设计视频教程》42讲课堂深入浅出，从Device的电学特性到电流镜电路的产生，从大信号到小信号，从传递函数的零极点到判断电路稳定性，从开环到闭环，从简单的共源共栅共漏到设计一个简单的运放，从演算到抽象到定性分析…操着苏北口音的他深深的影响了我，我也特别愿意和别人分享自己的所见所得，以求学有所成。在此基础上，准备继续进军之前停滞一段时间还未看懂的《模拟COMS集成电路设计》其中的某些章节，渐渐的任意电路等效的小信号增益 Gm Rout Rin 也能推导了，结果和答案丝毫不差。其中让我感觉到比较棘手的就是第10章的稳定性与频率补偿，要深刻理解该章节，必须熟知电路的频率特性，极其小信号所体现的传递函数，所幸，《复变函数》《信号与系统》学的还不错，对于电路复频率的稳定性，几乎是一瞬间看明白了，通过传递函数的零极点分布，极其具体的位置去体现电路的稳定特性，新版的拉扎维还用根轨迹和奈奎斯特判决深入分析了零极点对系统的影响；仿佛隐隐约约的知识点都从不同方面运用上了，有点小小的兴奋和激动，就像之前所集结的精气化作了我的盔甲，而模拟电路则是我的臂膀。路漫漫其修远兮，吾将上下而求索。
        当我把吴金老师的视频看完了之后，去EETOP上面找到了EECS240-Spring 2010《模拟集成电路设计UC berkely配套课件》55个课堂，像是一个进阶版本。对于初学者来说，有些难度，但是课程特别的精彩，分析透彻，作者理论浑厚，从CMOS工艺和无源器件到小信号模型，从noise噪声分析到渗透到各个电路结构的比重，从单级放大器到设计实例…无一不折射出大师的光芒。
        当我渐渐有一些积累的时候，去各大论团贴吧去寻找大神是如何学习模拟电路的，偶得一篇大神《一位牛人对模拟电路的理解》引用大神的一句话，他说：“模拟电路设计有三个境界：第一是会手算，意思是说pensile-to-paper，电路其实应该手算的，仿真只是证明手算的结果。第二是，算后要思考，把电路变成一个直观的东西。第三就是创造电路” 读得之后深深感慨，自己的所学似乎停留在公式的推导，而并未真正建立电路的直觉，如何把一个复杂的电路不通过复杂的小信号计算，仅仅通过深厚的积累和简单定性的分析能够得出它的反馈 增益 环路稳定性等等一些重要的参数方向显得至关重要，我牢牢的记住这句话。
        翻山越岭，仅为拼凑奥义的断卷残章。仿佛孤身置身于绵亘涌长的结界。或幽暗或空明，或愁肠百结或豁然开朗。每所及之处，蓄尽全力、才偶得曙光。
                                                                                 
模拟IC征程
         在2018年第四季度的时候，我舍弃了之前所做的工作，从Spice model到模拟电路的成功转型，抵住诱惑完成自我救赎，实属太过艰难。Spice Model经验并非全部无用，期间用Model Fitting的方法修正了测试数据和电路仿真微弱不匹配的现象，提出了一个可行的方案用于团队几年来一直悬而未解的精度（ppm量级别）问题。Model的平衡在于参数features的取舍，analog 在于不同结构体现的性能及其所使用工艺的取舍，两者异曲同工，万物在平衡折中之间并存。
        电路设计的考量，首先考虑Layout的可实现性，考虑其匹配性、考虑其面积最优，针对于先进工艺技术节点，须考虑工艺随着density梯度变化的不可控因素，比如针对40nm以下，对density要求明显激增，不同的梯度剧烈变化可能影响到器件的迁移率进而影响到器件的电学特性。电路的测试设计也是至关重要，wafer test，chip test，包括切割之后的封装测试，之前在本科参加了两年的电子设计大赛帮了大忙，快速而精准的焊了一个难度较高的电路版，从电源 数字地 模拟地 布线 噪声等等考虑，结果达到非常好的效果。而对于电路产品的考量，量产的风险，良率，结构可靠性，这些和书本上理论都是相辅相成，不可尽信书，但也不可无书。在这里，竭力推荐一本更符合实际设计参考价值的书，由著名的模拟大牛Willy Sansen书写的《模拟集成电路设计精髓》，其注重各种电路技术的类比和总结，BJT电路和CMOS电路的类比，给出了许多结合当前集成电路设计方向的实例。
        学习的热情持续一段较长的时间进入了疲软期，一个人的学习思维很容易受到局限，或许因为别人无意间的一句话，文章中轻描淡写的提到过的一小块，对于理解东西有着莫大的帮助。我特别感谢和我一样对模拟IC持有相似态度的道友，算是我的半个老师，我们喜欢从原理出发回到仿真，再从仿真到实测，最终反馈到原理，虽然有很多问题未得解释，但也催发我们快速学习和梳理，这个状态一直持续到2019年第三季度末，写到这里，我的道友由于一些原因要离职了，此后，漫漫长途少了一座黑夜中的灯塔。
        新的起点，砥砺前行。
————————————————
版权声明：本文为CSDN博主「当时皓月」的原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接及本声明。
原文链接：https://blog.csdn.net/u010486560/article/details/99711497

PowerTheFuture

牛人啊

liuwj5500

同向同行

Jason_ke

很好分享及感受

苏AE86

感谢分享，新手学习了

tjjbraye

LZ棒棒哒

虎大王

不错不错，再接再厉。手算那套东西相信每一个成输的设计师都会的吧。模拟十重境界那套其实说的都很对，只是一般人做不到后面几重。一是水平，二是没机会。

BlackAnalog

牛人

模拟ic代做

牛人，一年转型模拟IC，不过这种学习热情还是值得学习的

JingKe

很好分享及感受