PLL版图

sxl · 发表于 2020-2-5 20:07:16

请问一般的CPPLL的版图在画的时候有啥注意事项吗？？欢迎在本贴喷点儿经验or资料！

maomao198477 · 发表于 2020-2-7 18:51:45

我也想知道～～～～～～～～～～～～～～·

acging · 发表于 2020-2-8 12:05:17

高频和低频部分要隔开。
VCO和高速分频器需要自己做guard ring。
敏感的节点和时钟走线需要shielding。

yzx90333 · 发表于 2020-2-9 21:35:42

本帖最后由 yzx90333 于 2022-1-22 17:42 编辑

我给你一个pll的版图看看

钮祜禄寇 · 发表于 2021-8-2 17:11:08

我也想知道

李畅 · 发表于 2022-12-20 09:31:03

acging 发表于 2020-2-8 12:05
高频和低频部分要隔开。
VCO和高速分频器需要自己做guard ring。
敏感的节点和时钟走线需要shielding。 ...

请问具体该怎么做呢？是不是给divider和VCO 周围加一个低阻环

heronumber1 · 发表于 2023-12-28 17:08:26

谢谢分享

hentajoker · 发表于 2024-4-15 13:54:29

yzx90333 发表于 2020-2-9 21:35
我给你一个pll的版图看看

哇，大佬能也给我看看吗

[求助] PLL版图