RISC-V 加速芯片Celerity

totuwei · 发表于 2020-1-15 22:40:00

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 totuwei 于 2020-1-17 10:23 编辑

Celerity是一个以加速器为中心的系统芯片(SoC)，它使用分层加速器结构来提高高性能嵌入式系统的能效。5×5mm的SoC 385 M-transistor芯片在台积电16 nm设计和实现且20人团队来自密歇根大学的学生和教员,康奈尔大学。Bespoke硅Group(现在在美国华盛顿)作为DARPA电路实现的一部分在更快的时间尺度(工艺)计划。Celerity是在多家大学共同努力下，而创造的一个开源多核RISC-V分层（tiered）加速器芯片。该项目是DARPA快速电路实现（Circuit Realization At Faster Timescales：CRAFT）计划的一部分，该计划希望将定制集成电路的设计周期从几年缩短到几个月甚至几周。Celerity团队首先在Hot Chips 29上展示了该芯片。Celerity是一个多核多层的AI加速器。总体而言，该芯片包括三个主要层：通用层，大规模并行层和专用层。为什么要使用分层SoC？主要原因是为了在典型的CPU设计上实现高灵活性和更高的电源效率（尽管效率不及ASIC NPU）。通用层几乎可以执行任何操作：通用计算、内存管理以及控制芯片的其余部分。因此，他们集成了Free Chip Project的五个高性能乱序RISC-V Rocket内核。下一层是大规模并行层，它将496个低功耗定制设计的RISC-V内核集成到一个网格中。这些称为Vanilla-5的自定义内核是有序标量内核，其占用的空间比Rocket内核少40倍。最后一层是集成二值神经网络（BNN）加速器的专业化层。这三层都是紧密链接的，并与以400 MHz的DDR存储器接口。

syjuang@123 · 发表于 2020-1-16 08:25:25

Thanks

virsim · 发表于 2020-1-16 08:36:35

ThanksThanks!

breezedancing · 发表于 2020-1-16 09:12:21

学习一下，感谢分享

patrickchen · 发表于 2020-1-16 09:48:50

感謝分享！

tom0626 · 发表于 2020-1-16 10:48:45

Thank you for the materials.

dubu113 · 发表于 2020-1-16 12:34:39

thanks a lot

xie402050431 · 发表于 2020-1-17 06:30:49

thanks a lot

杨义 · 发表于 2020-1-17 09:33:15

感谢分享

yangdingshe · 发表于 2020-1-20 17:11:44

这可是好东西，得好好学习学习

[资料] RISC-V 加速芯片Celerity

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2