在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4418|回复: 2

[求助] TSMC eflash 40nm和 logic 40nm 的区别

[复制链接]
发表于 2019-12-26 22:15:05 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近看到两种TSMC的工艺,一个是eflash 40nm LP另外一个是logic 40nm LP,这两个工艺的主要区别是什么呢?baselayer/metal layer 有什么区别呢?
ADC/PLL 这些IP能否兼容共用呢?
发表于 2019-12-29 15:34:11 | 显示全部楼层
eflash 一般提供有高压的管子
 楼主| 发表于 2020-2-6 11:31:58 | 显示全部楼层


maomao198477 发表于 2019-12-29 15:34
eflash 一般提供有高压的管子


如果我们有一个HardIP (PLL),在logic 40nm下已经芯片保证了,还需要在eflash 40nm 下重新做映射和仿真吗?抑或可以直接使用,PS:我了解到,eflash 下的工艺会只是多一些poly层
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 20:39 , Processed in 0.014125 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表