马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
本帖最后由 totuwei 于 2019-12-24 14:19 编辑
考虑到新兴技术已经开始需要过多的内存,响应速度快,功耗低,更高效的内存系统已经成为从移动电话到数据中心等几乎所有系统的关键需求。然而CPU和内存速度之间存在差距,大多数应用程序执行时间几乎完全取决于RAM向CPU发送数据的速度。在主存方面,DDRx DRAM相对低延迟、高密度、低成本成为技术选择。DRAM市场是一个成本敏感的市场,DRAM架构的变化不容易受到制造商的欢迎。另一方面,DRAM是由内存控制器管理的,它提供了请求者和DRAM之间的接口,对内存控制器的更改可能会对缓解内存变慢带来的问题产生相当大的影响。 在本论文的工作中,针对上述问题,针对通用计算机的DRAM控制器,提出了以下算法贡献和建议: (1) 应用程序意识到主内存内存调度算法减少干扰和提供公平 (2) 混合页面政策来避免不必要的激活 (3) 动态指挥调度方案,提供灵活性,是至关重要的 (4) 刷新调度方法来减少延迟和功耗 (5) 一个有效的方式使用省电模式提供vi消费之间的延迟和权力平衡 (6) 集成内存访问延迟减少方法,该方法使用固有的DRAM特性。 与最近提出的应用感知控制器相比,本文工作的合成控制器平均提供9.31%的性能优势,同时对应用更公平,消耗更低的功耗,代价是更高的存储成本。所提出的方法易于实现,可用于现代内存控制器。
|