在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1671|回复: 5

[求助] 管子串联叠加对应的mismatch问题

[复制链接]
发表于 2019-12-17 19:26:26 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
     在深亚微米中,特别是到了Finfet,晶体管的沟道长度被严格限制,为了得到较长沟道长度的管子,通常做法是将管子串联,等效扩大沟道长度,请教大家,此时的mismatch该如何计算,传统计算公式中,ΔVT=AVT除以面积WL的开根号,对于串联的管子,这个该如何计算?是用等效的L,宽度不变吗?
发表于 2019-12-17 20:54:11 | 显示全部楼层
管子串联就是为了增大管子的length,用来降低offset或1/f noise
发表于 2019-12-18 06:01:31 | 显示全部楼层
可以用foundry提供的pdk,以simulation来佐证。
发表于 2019-12-20 10:41:25 | 显示全部楼层
好问题
 楼主| 发表于 2019-12-20 15:16:24 | 显示全部楼层


christ0426 发表于 2019-12-17 20:54
管子串联就是为了增大管子的length,用来降低offset或1/f noise


嗯嗯,这个明白的,就是想知道我串联对应的W*L,是用等效的L吗,还是有别的影响?
 楼主| 发表于 2019-12-20 15:17:29 | 显示全部楼层


pdauser1002 发表于 2019-12-18 06:01
可以用foundry提供的pdk,以simulation来佐证。


嗯嗯,现在只能simulation验证,是想看看有没有理论论证或者大家实测的经验
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:35 , Processed in 0.017296 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表