测试时，锁相环没有功能，不知道问题出在哪里？

wings233 · 发表于 2019-11-29 09:47:22

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

设计的锁相环频率为80MHz，用的1.8V电压，40nm工艺，输入频率为10MHZ，整数分频。前后仿都已经通过，但没有做过带IO的仿真，画了一个PCB板，不会做阻抗匹配，输出是直接连接射频连接口出来的？输出的VCO有波形，但不管VCTRL电压如何，波形都是大约为@mhz的矩形波，想问问各位大神是什么原因造成的呢？困扰我很久了！导师说芯片没有功能就比不了业，压力好大怎么办！微信图片_20191129094612.jpg

hardmany · 发表于 2019-11-29 10:24:50

估计驱动能力不够吧，特别是驱动50 ohm负载的情况下（因为仪器是50 ohm的输入阻抗），你在PCB上改成交流耦合看看？

wings233 · 发表于 2019-11-29 10:37:57

hardmany 发表于 2019-11-29 10:24
估计驱动能力不够吧，特别是驱动50 ohm负载的情况下（因为仪器是50 ohm的输入阻抗），你在PCB上改成交流耦 ...

驱动能力不够也不会影响功能吧？

love1226 · 发表于 2019-11-29 13:57:44

VCTRL,有输出来吗？看一看，或者改变VDD，看这个频率是否有变化，再试试改变参考频率，前提是VCO的频率要覆盖到，看是不是LOOP不稳定

acging · 发表于 2019-11-29 14:10:33

阻抗匹配是必须有的吧，你带上个50ohm负载看看仿真是否还正确。

zcs841017 · 发表于 2019-11-29 23:57:38

IO驱动就有问题吧，检查一下。

victor0o0 · 发表于 2019-12-1 17:20:16

仿真电路的时候就应该把你的测试条件（负载、寄生等）加上

wings233 · 发表于 2019-12-4 14:11:42

victor0o0 发表于 2019-12-1 17:20
仿真电路的时候就应该把你的测试条件（负载、寄生等）加上

嗯嗯，按道理是应该这样的，第一次流片确实有很多不足的地方，仿真做的就不够完备

wings233 · 发表于 2019-12-4 14:16:40

zcs841017 发表于 2019-11-29 23:57
IO驱动就有问题吧，检查一下。

IO驱动指的是什么呢？我问实验室的师兄说一般IO影响最大的是PAD的等效电容，我用的IO等效电容大概有3pF，仿真的时候可以直接用3pF的对地电容接在要引出的端口吗？还是要带实际的IO去做仿真才是正确的呢？

[求助] 测试时，锁相环没有功能，不知道问题出在哪里？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1

[求助] 测试时，锁相环没有功能，不知道 问题出在哪里？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1

[求助] 测试时，锁相环没有功能，不知道问题出在哪里？