设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 用Verilog HDL实现I2C总线功能

1 2 345 6 7 8 / 8 页下一页

发新帖

楼主: xuemingyang

用Verilog HDL实现I2C总线功能

发表于 2009-10-26 18:35:18 | 显示全部楼层

看看先谢谢

回复支持反对

发表于 2009-12-8 09:45:08 | 显示全部楼层

thanks for sharing.

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2009-12-9 15:07:31 | 显示全部楼层

谢谢！！！

回复支持反对

发表于 2009-12-9 20:46:53 | 显示全部楼层

零零落落了

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2009-12-14 16:15:30 | 显示全部楼层

有vhdl版本
verilog也要參考一下，謝謝分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-3-24 22:34:22 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-6-24 14:49:08 | 显示全部楼层

thanks!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-9-7 23:56:09 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-9-13 06:38:56 | 显示全部楼层

看看吧

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-12-15 19:10:23 | 显示全部楼层

thanks for sharing ..........dink dink

回复支持反对

1 2 345 6 7 8 / 8 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-18 02:22 , Processed in 0.026019 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表