加了DNW以后lvs总有错

单眼皮的乖女孩 · 发表于 2019-11-13 13:51:24

您需要登录才可以下载或查看，没有账号？注册

x

整个就是一个NOR电路，里面一圈pwell ring ,最外面一圈nwell ring
1OSPSZ{@GO1P5Y`~{4KTV`N.png

最外侧连接如图所示，DNW已经用NW包起来了，这种画法在smic工艺也没有遇到lvs问题，但是这个towerjazz就有一下错误。二极管错误和衬底错误，究竟应该怎么画呢？
]QT]Y7@}_X5YD$)FNMVJO(C.png

补充内容 (2019-12-12 12:55):
已经解决了，看PDK后版图画上了一层DNW lvs，又在原理图上加了寄生提出来的二极管。

dafteric · 发表于 2019-11-13 17:32:42

Fab不同，还是看看design rule关于器件的定义吧。尤其是N_ISO。

574387149 · 发表于 2019-11-13 22:54:27

多看看工艺文件

sanmuyang · 发表于 2019-11-14 09:43:01

这是寄生的二极管，这个工艺检查的比较严格，可以在电路里面添加这个寄生二极管，解决LVS问题

sanmuyang · 发表于 2019-11-14 10:00:24

DNW将衬底分割为两个，DNW里面的地（pwell ring已经接上），DNW外面的地（没有衬底接触，未接上所以报错）

jfxyl · 发表于 2019-11-14 18:05:28

你把NMOS管画在DNW上，LVS里没识别为N_ISO。你得看看工厂的DR文件或LVS文件里对N_iso是怎么定义来的，可能还有其他识别层

SST爱学习 · 发表于 2019-12-9 10:22:51

寄生二极管，需要再电路中加上，或者屏蔽

wmd201409 · 发表于 2019-12-10 09:34:36

跟工艺有关，具体可以看LVS的rule，有的rule是会提取这个寄生二极管的，这时候需要在CDL里加上这部分才可以通过LVS检查

guojuxia · 发表于 2019-12-10 16:53:14

DNW上面有没有盖DNWRES啊，SMIC有的工艺需要加这一层，不然所有DNW的MOS，都认不到

guojuxia · 发表于 2019-12-10 16:58:24

NAND上面原来不带DNW，如果你加上了，也可能不认，把NAND上面的DNWres层切掉，但DNW保留，试试

[求助] 加了DNW以后lvs总有错