在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 1954|回复: 3

[原创] Xilinx Platform Studio定制系统,DDR3管脚不需要分配?

[复制链接]
发表于 2019-11-11 00:23:40 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
虽然一直用fpga,但没有用过microblaze,有谁用过Xilinx Platform Studio吗?

这几天在看用Xilinx Platform Studio定制microblaze迎接系统,发现xilinx给的例程里, ucf约束文件里没有对DDR3的管脚进行约束?xps是如何分配DDR3管脚的 ?


发表于 2019-11-12 08:58:50 | 显示全部楼层
XPS用的啥版本,目标器件是啥型号
回复 支持 反对

使用道具 举报

 楼主| 发表于 2019-11-14 23:51:32 | 显示全部楼层
ise14.7里的xps  sdk,用的自带一个例子,DDR3_SDRAM ,在这里加的 pin 分配 ?


555.png
回复 支持 反对

使用道具 举报

发表于 2019-11-20 09:41:39 | 显示全部楼层
可以不用分配,直接在ise工程里面分配
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-24 17:32 , Processed in 0.014086 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表