在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: lengyc

xilinx FPGA的时序分析指南+复旦大学ASIC设计讲义

[复制链接]
发表于 2008-3-22 00:38:56 | 显示全部楼层
it  looks good!
回复 支持 反对

使用道具 举报

发表于 2008-3-22 04:49:52 | 显示全部楼层
kankan
回复 支持 反对

使用道具 举报

发表于 2008-3-22 04:52:16 | 显示全部楼层
xiexie
回复 支持 反对

使用道具 举报

发表于 2008-3-22 08:25:31 | 显示全部楼层

下载看看喽

好东西要大家分享的啊
回复 支持 反对

使用道具 举报

发表于 2008-3-22 19:13:14 | 显示全部楼层
DSP Cores for FPGA Shorten your FPGA design cycles with RF Engines IP cores
回复 支持 反对

使用道具 举报

发表于 2008-3-22 19:18:25 | 显示全部楼层
DSP Cores for FPGA Shorten your FPGA design cycles with RF Engines IP cores
回复 支持 反对

使用道具 举报

发表于 2008-4-5 00:42:19 | 显示全部楼层
GOOD !
回复 支持 反对

使用道具 举报

发表于 2008-4-5 00:43:16 | 显示全部楼层
很不错!
回复 支持 反对

使用道具 举报

发表于 2008-4-5 16:13:06 | 显示全部楼层
时序的东西确实应该好好看一下
回复 支持 反对

使用道具 举报

发表于 2008-4-7 15:27:06 | 显示全部楼层
好东东啊!
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-8 08:08 , Processed in 0.016484 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表