设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › xilinx FPGA的时序分析指南+复旦大学ASIC设计讲义 ...
12345678下一页
返回列表 发新帖
楼主: lengyc

xilinx FPGA的时序分析指南+复旦大学ASIC设计讲义

[复制链接]
basai1
发表于 2008-3-22 00:38:56 | 显示全部楼层
it  looks good!
回复 支持 反对

举报

zz_3070
发表于 2008-3-22 04:49:52 | 显示全部楼层
kankan
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

zz_3070
发表于 2008-3-22 04:52:16 | 显示全部楼层
xiexie
回复 支持 反对

举报

lang7400
发表于 2008-3-22 08:25:31 | 显示全部楼层

下载看看喽

好东西要大家分享的啊
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

femark
发表于 2008-3-22 19:13:14 | 显示全部楼层
DSP Cores for FPGA Shorten your FPGA design cycles with RF Engines IP cores
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

femark
发表于 2008-3-22 19:18:25 | 显示全部楼层
DSP Cores for FPGA Shorten your FPGA design cycles with RF Engines IP cores
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

afour
发表于 2008-4-5 00:42:19 | 显示全部楼层
GOOD ！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

afour
发表于 2008-4-5 00:43:16 | 显示全部楼层
很不错！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

freelion
发表于 2008-4-5 16:13:06 | 显示全部楼层
时序的东西确实应该好好看一下
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

ddslw
发表于 2008-4-7 15:27:06 | 显示全部楼层
好东东啊！
回复 支持 反对

举报

下一页 »
12345678下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 01:30 , Processed in 0.023826 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表