vcs-xa 混合仿真 fsdb 無法看到底層

liar220311

請問大神, 我在用 vcs-xa 做混合仿真, 只有產生出一個 fsdb(應該有一個數字的 fsdb 和模擬的 fsdb ?)

並且這個 fsdb 用 nwave 開或是用 waveview 都無法看到底層電路的節點, 只看得到 top 層,

我的環境是 spice_top(testbench) ,  top 底下 instance 一個 verilog module 和 一個 spice module

. cfg 內容是  
set_sim_case -case lower
probe_waveform_logic * -limit 10
probe_waveform_voltage * -limit 10
set_sim_level 4

anpengfei

请教楼主，xa+vcs怎么dump fsdb格式的，能否看下xavcs.ucli怎么写的，demo里都是.vpd的

noname丶

你好，我用vcs+xa混仿也只产生vcs.fsdb，却没有xa.fsdb，请问一下可能是什么原因？

Tsengsink

noname丶 发表于 2021-10-28 15:53
你好，我用vcs+xa混仿也只产生vcs.fsdb，却没有xa.fsdb，请问一下可能是什么原因？ ...

你好 请问您问题解决了嘛，我的是只有xa.fsdb，没有vcs.fsdb,可以有偿

ytcx94

楼主解决了吗，怎么看更底层的信号l

zhhaocheng

cfg文件里加 set_waveform_option -format fsdb -file merge （旧版本不加-file merge）
sp文件里加 .probe v(*) i(*)
看问题是否解决？

马工

zhhaocheng 发表于 2023-7-28 09:09
cfg文件里加 set_waveform_option -format fsdb -file merge （旧版本不加-file merge）
sp文件里加 .probe ...

楼主  我生成fsdb文件，verdi怎么把设计和波形文件吃进来  我现在不知道怎么看波形。  然后尝试用wv & 直接吃的vdp文件，信号列表没信号啊

马工

zhhaocheng 发表于 2023-7-28 09:09
cfg文件里加 set_waveform_option -format fsdb -file merge （旧版本不加-file merge）
sp文件里加 .probe ...

楼主，请问我生成fsdb怎见后怎么用verdi查看波形，加载设计后拉信号，都提示没这个信号     ；       然后尝试用wv直接吃vpd文件，看波形，但信号列表也没信号

hxysk

xa.cfg 内容：
set_sim_level -level 3
set_sim_level -level 5 -inst  tb_top.dut.u_analog_top.xianalog
#set_oscillator -subckt PSSM_OSC_GEN
#set_ccap_level 7

#set_probe_window 0 500u 1m 2m 10m 20m
# Command to probe voltage & current signals
probe_waveform_voltage  *  -port 1 -limit 99
probe_waveform_va *.* -limit 99
#probe_waveform_voltage -vsub *   -level 9
#probe_waveform_current -isub *   -level 9
set_logic_threshold -loth 0.5 -hith 1.3 -node *
set_waveform_option -format fsdb -file merge -flush 5%
set_multi_core -core 10
#set_analysis_core -core 10