匹配的mos管用什么层

Chenger_ · 发表于 2019-11-5 10:44:47

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

例如ABBAABBA在两边加dummy管变成dABBAABBAd，那它两边的dummy管子是用什么层画的？如果直接复制一个A或者B当做dummy，在LVS验证(用的是calibre)时会提示原理图没有这个器件，过不了，该怎么处理？
难道dummy管是用相应的dum层吗？例如poly的GT层我看到有GTDUM这个层，AA也有AADUM这个层（SMIC18工艺）。
我想了解的是匹配用的dummy管用的层是与原来的管子一样的还是其他层。
小白，表达不清晰的话，请见谅，谢谢！

石头遇见雪 · 发表于 2019-11-5 10:47:19

电路上添加dummy电路

Chenger_ · 发表于 2019-11-5 10:50:10

石头遇见雪发表于 2019-11-5 10:47
电路上添加dummy电路

好的，谢谢

windyxqy · 发表于 2019-11-8 14:53:55

学习了

liyulong · 发表于 2019-11-8 15:03:47

是直接添加mos管 calibre lvs 可以设置忽略dummy管但最好还是自己copy一个电路，手动添加一下dummy管再过lvs 防止出现错误。

悄悄的邂逅 · 发表于 2019-11-12 16:46:08

1.加上dummy电路
2.如果单纯为了跑过lvs电路的话，可以把dummy连接方式改成三端接一起的方式进行dummy处理。然后在lvs option中找到Filter Unused Device Options选项，勾选。然后把下面的MOS devices with source ,drain,and gate pins tied together.选项前的L和S两个选项勾选就可以了。这句话就是表达三端短接的器件可以忽略。

CZB的筱 · 发表于 2019-12-4 17:41:21

在跑LVS里面把dummy过滤掉就行了

Chenger_ · 发表于 2019-12-5 09:54:06

CZB的筱发表于 2019-12-4 17:41
在跑LVS里面把dummy过滤掉就行了

嗯，已经会使用 lvs option 过滤了，不得不说，这是一个好方法

tuohong · 发表于 2019-12-6 09:08:06

抬个杠啊。
lvs option是个比较省事儿的办法，但是并不是一个好办法。
好办法是layout上怎么加的dummy器件，电路上就怎么加，最好他加完还去仿一仿。
用option，如果SD短接就过滤掉，那么其他用MOS管做电容的地方画错了怎么办；
如果用三端短接，跟Bulk端形成的寄生电容被过滤掉了，咋判断没影响；
好吧我四端短接，但是现在5端6端的库好多，你其他的端口咋连的？
好吧我的模块里没有MOS管做电容，寄生电容一点儿影响没有，多端口的也没影响，我都判断好了，
但是到了top层呢，这些option的启用及过滤器件可能对别人的模块产生影响。

做layout，尽量要保持layout和电路的一致。所以按照前面大佬说的，老老实实的把dummy 电路加上是最稳妥的办法，最后万一这里出了点儿问题，也是电路没考虑周到，layout还能多少推卸点儿责任不是。

Chenger_ · 发表于 2019-12-6 14:30:06

tuohong 发表于 2019-12-6 09:08
抬个杠啊。
lvs option是个比较省事儿的办法，但是并不是一个好办法。
好办法是layout上怎么加的dummy器件 ...

这么一听，背后发热啊，那以后在最终的时候还是在电路上乖乖加上dummy电路吧。坚决不当背锅侠

[求助] 匹配的mos管用什么层

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2