数模混合版图LVS及ERC问题

zjouu

一个数字，模拟混合芯片；数字部分加psub2后，lvs通过；但是出现ERC问题。
1 softchk  database  : check softchk  psubx contact  :检查错误地方发现是数字部分出现的，这部分的sub是连接在VSS和VDD上
2  check npvss49 :natap connected to ground   检查后发现是数字pad ；check floating psub 检查后发现错误同1
3 check erc pathchk  power&&!ground
有以下疑问，求解答。
1 以上erc错误是否是假错，可以忽略。
2 数模混合后，数字VSS和模拟VSSA是否应该连接在一起，单个chip最后肯定只有一个负电源（等同于地）；如果连接的话，是应该在pad上连接还是chip的电源环上

a18346182703

个人的见解
1：出现在pad上面的ERC可以忽略，因为模拟ESD设计还是跟普通的模拟电路不一样的。
2：在chip顶层数字地VSSC（系统地）和模拟地VSSA是分开的，模拟模块的电源地都会有单独的pad供电。所以不要短接到一起。
2.3点ERC问题是pad上面的可以忽略，第一点ERC问题你再检查检查

zjouu

自己顶一下

haoren007

做多个GND的lvs时，必须要把不同的地区分开，最简单的就是区分数字地和模拟地。工艺文件里有专门的一个层次，画上这一层，可以区分两个或者多个不同的地。假设大衬底默认是模拟地，psub不接AGND的区域都用那个layer圈起来，这样所有的地就区分开了。

lfsundahuan

psub层只是在做LVS时从逻辑层面把不同的地区分开来。实际版图仍有可能两个不同的地都直接连接在同一个衬底上。在芯片加工方面，psub2不属于制版层，会有一些隐患。如果最终能确定模拟地与数字地为同一个GND 可以后期将GND统一；如果模拟地与数字地不同，比如有一些NMOS管的衬底其实是接负电源的，这就危险了，因为你从LVS上经PSUB2覆盖后，负电源的地与衬底地从LVS逻辑上是分开的，但实际生产中如果未用DNWELL物理隔离出一个独立的sub，则会出现虽然LVS通过，但实际生产出来两个地被衬底短接了。因此建议后期一定要滤掉此层再做LVS

zjouu

谢谢各位的指导

暂告安全

5楼正解

ravikiran5015

usefull info

吹泡泡的小鱼

1可以忽略
2一般是在pad上连接

Akazaian

lfsundahuan 发表于 2019-10-28 16:38
psub层只是在做LVS时从逻辑层面把不同的地区分开来。实际版图仍有可能两个不同的地都直接连接在同一个衬底 ...

那请问如果需要再物理上实现隔离，但是原理图的管子又不是DNW工艺的话，该怎么做？是不是只有DNW能实现真正的隔离？