在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1653|回复: 2

[求助] DC综合中拓扑结构模型

[复制链接]
发表于 2019-10-8 11:52:38 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
DC综合中有线负载模型和拓扑结构模型,线负载模型小弟能理解,但是拓扑结构模型有点迷糊,大概只知道是跟芯片的布局布线相关的,但是具体什么是拓扑结构模型还是不太明白,网上查了也没什么blog讲解的,synopsys上看了还没太懂,请懂得童鞋们讲解下谢谢
发表于 2019-10-8 15:46:15 | 显示全部楼层
topo,已经具有PR后相关的布局信息,如pad,mem等具体的位置,尺寸等,dc能按照这些相对精准的信息进去综合,那些wireload只是一种统计模型,不太准确。
 楼主| 发表于 2019-10-8 18:04:16 | 显示全部楼层


A1985 发表于 2019-10-8 15:46
topo,已经具有PR后相关的布局信息,如pad,mem等具体的位置,尺寸等,dc能按照这些相对精准的信息进去综合 ...


是不是先用WLM做一次DC,然后再粗布局布线,得到pad,mem等具体位置信息后,再吐出来一个含有这些信息的文件,然后再用DC把这些文件吃进去,在拓扑结构模型中再做综合?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 01:06 , Processed in 0.014821 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表