在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1424|回复: 0

[求助] cadence rc如何加快电路综合速度

[复制链接]
发表于 2019-10-2 21:20:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在cadence rc的使用手册(Using Encounter RTL Compiler)中写到可以使用cache加快综合迭代速度,手册中只写了两句命令:
set_attribute super_thread_cache directory /

set_attribute max_super_thread_cache_size integer /
我在综合脚本中添加了这两句指令,但是运行后发现cache所指定的目录下面的文件夹都是空的,再次运行相同的脚本速度也没有加快
是这个指令我用错了吗?
cache这个功能应该是怎么使用的吗?

用过的能否可以告知一下


您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 00:38 , Processed in 0.012879 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表