NMOS衬底和源极相连的问题，calibre lvs报错

Sun960308 · 发表于 2019-9-23 22:12:28

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

nmos衬底和源极相接，那我想问一下，怎么表达这个东西？因为所有器件都是做在衬底上的，并且layout中只有栅源漏并没有显示衬底，那我怎么才能表达源极是和衬底相接的呢？我给nmos加了一层保护环，然后源极和保护环用金属1连起来，这样就能保证衬底和源极相连，但是问题来了，报错显示我的衬底和源极接在一起（没毛病），但是他们都接到vss去了。我的问题就是，怎么弄才能使衬底和源极接在一起，但是不接到vss？所有的保护环默认电位都是vss吗？小白一枚，求大佬指教

yx312 · 发表于 2019-9-24 10:02:10

你对器件的结构还不熟悉，Nmos衬底不接GND或者VSS，需要隔离layer,通常是nbl或者dnw.

xxmule · 发表于 2019-9-24 10:16:18

yx312 发表于 2019-9-24 10:02
你对器件的结构还不熟悉，Nmos衬底不接GND或者VSS，需要隔离layer,通常是nbl或者dnw. ...

你说错了

账户已登录 · 发表于 2019-9-24 10:18:13

需要通过p型衬底接触，也就是p+ pickup

LGDXLP · 发表于 2019-9-24 10:28:06

针对你这个错误说一下。你用环圈起来nmos 然后把source和环连接起来，这个没什么问题，但是报出来和vss short 了，说明你没做隔离或者是做了隔离但你在S端或环打上了vss的pin。

Sun960308 · 发表于 2019-9-24 11:08:37

LGDXLP 发表于 2019-9-24 10:28
针对你这个错误说一下。你用环圈起来nmos 然后把source和环连接起来，这个没什么问题，但是报出来和vss sho ...

谢谢你的解答，我大概明白了，但我的环上没有打任何的pin脚，环是由M1，diff和cont构成的。请问一下隔离怎么做？

Sun960308 · 发表于 2019-9-24 11:09:41

账户已登录发表于 2019-9-24 10:18
需要通过p型衬底接触，也就是p+ pickup

好的，谢谢，我去试一下

LGDXLP · 发表于 2019-9-24 15:47:41

Sun960308 发表于 2019-9-24 11:08
谢谢你的解答，我大概明白了，但我的环上没有打任何的pin脚，环是由M1，diff和cont构成的。请问一下隔离 ...

一般的隔离在外面圈一圈ntap接上高电位就行。你这个是nmos而且其衬底接到了中间电位，所以我猜测你这个nmos应该是做在dnw 里面的，你需要给dnw一个电位，也就是用ntap把dnw和高电位连接起来。详细做法你看一下你同事或者前辈做的应该就能明白。

Sun960308 · 发表于 2019-9-24 17:51:45

LGDXLP 发表于 2019-9-24 15:47
一般的隔离在外面圈一圈ntap接上高电位就行。你这个是nmos而且其衬底接到了中间电位，所以我猜测你这个nm ...

您好，谢谢你的回答，我这个电路图和版图如图所示。上面一排的管子衬源相连，再连下面的漏，下面一排管子衬底连的vss。所以我现在就是给上面那一排管子加一个隔离层吗？

LGDXLP · 发表于 2019-9-25 09:25:41

Sun960308 发表于 2019-9-24 17:51
您好，谢谢你的回答，我这个电路图和版图如图所示。上面一排的管子衬源相连，再连下面的漏，下面一排管子 ...

对，给上边的管子加隔离。

[求助] NMOS衬底和源极相连的问题，calibre lvs报错

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2