求助 有做过高压CMOS器件的带隙基准源吗

andy2000a

1.     cascade方式  低压pmos + 高压pmos , 40V process 很常见 , 整个bandgap  约 1~2ua  (ac/dcstart up 有要求)  这以经很常见做法, 流片应该很多如此, 低压PMOS RING要拉开很多, 因为高压 mos current mirror 低电流下会出问题, 先前shuttle 流片过高压PMOS current 带隙基准源 , 不是完全不动, 就是偶尔会失败, 但 shuttle 另个低压串高压die 就可动 . 不过高压下低电流, 电阻会相当相当大 .  

2.     用 高压OPA 方式来做 , 高压OP 你应该知道, op_amp 的 bandgap 一般 psrr 没 casecode 哪方式好用 ,  opa mismatch 会是 bandgap 问题

3.     bjt 多少比多少 , 看bjt 一般 1:8 比较多 , 还有些 1:49  (lownoise)   只要看 TC . 有些高压bipolar 可能有 VPNP , NPN ..只要跑出来TC 够好就可, 传统cmos 只能LPNP , 但高压工艺 就不一定. 不过 bandgap 一般都有 trim , 只要TC 可以, 电压都会 trim 都还好.

4.      UHV > 300v 类  一般是低压浮动在高压上  . 就低压bandgap 只是外面要围

不过 还有一方式 高压做LDO + 低压bandgap ,  经过LDO , line regulation 就不需担心, psrr因为内部LDO处理过.  如果直接做高压bandgap ,  power IC 一般PWM 很多switchnoise , 会被干扰  .  

a648654936

andy2000a 发表于 2019-9-11 10:20
1.     cascade方式  低压pmos + 高压pmos , 40V process 很常见 , 整个bandgap  约 1~2ua  (ac/dcstart up ...

谢谢大佬了，很详细，我思考思考，有问题再问！

a648654936

mikeppq 发表于 2019-9-10 15:54
内部自己搞个二级电源出来，然后再用低压器件

写了，我是要求用高压器件来做

a648654936

jzr1989 发表于 2019-9-10 15:13
好处就是p型dmos的源漏两端耐受了大部分高压，你需要使用专门的bcd工艺

我这里也有HVCMOS，也耐高压，可以用吗

jzr1989

a648654936 发表于 2019-9-11 14:25
我这里也有HVCMOS，也耐高压，可以用吗

能耐压多少，咨询fab

andy2000a

a648654936 发表于 2019-9-11 14:08
写了，我是要求用高压器件来做

   

mikeppq 发表于 2019-9-10 15:54
内部自己搞个二级电源出来，然后再用低压器件

写了，我是要求用高压器件来做

=>  

其时别排斥  先做 pre_regulator方式(搞个二级电源) , 前一个 pre_regulator不必太准, 拿 diode当 reference,  做 5V, 就算从 4~6v 你后面 bandgap  VCC电压变化不大 .  其它给低压 CMOS

优点 ;

1.       高压器件少 .  大家都知道  Hi-Vrule 大, 除非用BCD  ,一般 HVCMOS  RULE 都不小 , 高压做 pre_regulator后面全给低压 mos

2.       PSRR 会前 pre_regulator作 .  

如直接高压作 bandgap 有几个问题

1.     太低VCC电压 , 高压 bandgap 不好动作  , mos Vth 高阿..

2.     PSRR  如果 5~40v, 那你BANDGAP会考虑到 5~40v, 有些MOS还有 Isubcurrent (看 spice model )

3. hi-V mos rule 大 ..